[发明专利]基于制约竞争计数码的高速并联A/D转换器无效
| 申请号： | 201210084580.8 | 申请日： | 2012-03-28 |
| 公开（公告）号： | CN102624390A | 公开（公告）日： | 2012-08-01 |
| 发明（设计）人： | 李冰;张维 | 申请（专利权）人： | 东南大学 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12;H03M7/14 |
| 代理公司： | 南京经纬专利商标代理有限公司 32200 | 代理人： | 许方 |
| 地址： | 214135 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 制约 竞争 数码 高速 并联 转换器 | ||
技术领域
本发明涉及数字电路结构，特别是指将模拟信号快速转换为制约竞争计数码的一种并联A/D转换器。
背景技术
申请号为200610041209.8“反相移位方式的制约竞争计数码电路”的专利案中提出了一种制约竞争计数码，其与十进制数的转换对应关系可参考表1所示，
表1
制约竞争计数码是一种反相移位方式的制约竞争计数码电路，它能够限制两个相邻编码之间转换时两位以上的数据跳变，提高数据的可靠性。
并联比较型A/D转换器属于直接A/D转换器，它能将输入的模拟电压直接转换为输出的数字量而不需要经过中间变量。
发明内容
本发明所要解决的技术问题是提供一种能够提高转换精度与数据可靠性的基于制约竞争计数码的高速并联A/D转换器。
本发明为解决上述技术问题采用以下技术方案：本发明设计了一种基于制约竞争计数码的高速并联A/D转换器，包括电压比较器阵列、D触发器阵列和代码转换电路，其特征在于：还包括串联NMOS管分压阵列；
所述串联NMOS管分压阵列用于将参考电压分压，得到比较电平，所述电压比较器阵列的输入端用于比较电平的输入；
所述电压比较器阵列的同相端用于接外部模拟输入信号，电压比较器阵列的输出端与D触发器阵列的输入端连接；
所述D触发器阵列的输出端接代码转换电路，所述代码转换电路用于输出制约竞争计数码。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210084580.8/2.html，转载请声明来源钻瓜专利网。
