[发明专利]动态可重构串行总线中基于开关矩阵的数据传输管理方法有效
申请号: | 201210083554.3 | 申请日: | 2012-03-27 |
公开(公告)号: | CN102622323A | 公开(公告)日: | 2012-08-01 |
发明(设计)人: | 朱晓燕;张伟功;邓哲;乔永强;尚媛园;关永;丁瑞;王嘉佳;杜瑞 | 申请(专利权)人: | 首都师范大学 |
主分类号: | G06F13/38 | 分类号: | G06F13/38;G06F11/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100048 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 动态 可重构 串行 总线 基于 开关 矩阵 数据传输 管理 方法 | ||
技术领域
本发明涉及一种动态可重构串行总线中数据传输管理方法,尤其是一种动态可重构串行总线中基于开关矩阵的数据传输管理方法。
背景技术
动态可重构高速串行总线(UM-BUS)是针对航空、航天等高可靠应用场合所定义的一种基于M-LVDS(多点低压差分信号)的高速串行总线,采用最多32个通道进行数据的并发传输,这些并发的总线通道本身构成冗余,在故障检测后通过动态切换,动态地将数据均衡分配到有效通道上,实现总线容错。
UM-BUS在通信过程中,采用数据包的形式交互信息,数据传输格式分为长包数据和短包数据。其中长包格式用于大量数据的传输。设备间传输时采用8b/10b编码方式。
为实现高速传输,总线的目标是在最多32个通道实现并发传输时,单通道速率达到100Mbps,在进行大量数据传输时,每秒需要处理320M字节的数据,总线工作时钟为100Hz,每个时钟周期需要处理4个字节的数据,即需要在每个时钟周期处理四个通道的数据,因此采用四体FIFO结构对数据进行缓冲存储,每个FIFO位宽为一个字节。在将4个缓冲存储体与不定数目通道进行数据传输映射时,如果采用固定结构,具有逻辑简单的优点,但对于某一条或几条通道发生故障的情形,数据无法均匀分配到通道上,不能实现总线的重构。
发明内容
本发明的目的在于设计一种动态可重构串行总线中基于开关矩阵的数据传输管理方法,利用通道故障状态表,通过开关矩阵数据传输管理阵列动态管理缓冲区与不定数目通道的数据传输,使数据均衡地分配到有效通道上,实现故障状态下数据的动态重构。
本发明为实现上述目的所采取的技术方案为:
一种动态可重构串行总线中基于开关矩阵的数据传输管理方法,其特征在于:根据通道故障信息,采用轮询方式将存储体数据发送到有效通道上,其中所述轮询方式为:如果此时所有通道均有效,则将存储空间第一个字节的数据发送到1号通道,第二个字节发送到2号通道,依此类推,直到最后一个字节发送完毕或通道出现故障;如果通道中某一路或某几路出现故障,则将所有有效通道按照通道号排列,将存储空间中的数据依次发送到排列的有效通道中而跳过出现故障的通道。
进一步地,采用四体FIFO在数据传输过程中缓冲数据,并定义一个4*32的开关矩阵结构,每个时钟周期将四个FIFO存储体与开关矩阵固定4行对应通道进行映射,每个FIFO存储体与本周期对应的四个通道中某一条的对应是不定的,由之前周期的对应关系和通道有效情况决定。
进一步地,上述映射过程是通过流水线方式实现并进行数据传输控制的。
进一步地,采用二级流水线方式对数据传输过程进行控制,其中物理层通道的数据存入四个FIFO存储体的过程为:在状态1读出第0至3通道有效通道的数据,并计算第0至3通道有效通道的数据存储位置,在状态2,向这四组通道中有效通道存储区写入数据,同时,向第4至7通道的有效通道存储区发出读信号,并计算这四个通道有效通道数据的存储位置,依次类推。
进一步地,通过状态机实现所述映射和传输控制,其中在idle状态下,如果物理层或者处理层通知开始进行数据动态重构,跳转到状态1;其中物理层通道上的数据向四体FIFO存储的过程为:在状态1计算0至3通道的数据存入哪个FIFO存储体,如果此时0-3通道的数据准备好,所存入FIFO不满则跳转到状态2,并且向物理层存储区域发送读信号,在下一个周期将数据输出,并向存入的FIFO存储体发送写信号;否则则继续等待;在状态2计算4至7通道的数据的数据存入哪个FIFO存储体,如果此时4-7通道的数据准备好,并且所存入FIFO不满则跳转到状态3,并且向物理层存储区域发送读信号,在下一个周期将数据输出,并向存入的FIFO存储体发送写信号;否则则继续等待;依次类推;在任意状态下,如果收到传输停止标志信号,则跳转到idle状态。
本发明实现的动态可重构串行总线中基于开关矩阵的数据传输管理方法解决了动态可重构总线数据动态重构的问题,为动态可重构总线在故障状态下动态重构奠定了基础。
附图说明
下面将结合附图详细描述本发明的实施方式,其中:
图1表示UM-BUS采用的基于M-LVDS技术的多节点、智能动态冗余的多通道总线拓扑结构图。
图2表示总线通信过程中采取的数据包的数据帧格式。
图3表示数据的传输过程。
图4表示数据缓冲层的四体存储结构。
图5表示存储器向物理层通道上发送数据的发送过程。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于首都师范大学,未经首都师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210083554.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种魔芋提取物作为烟草保润剂的应用
- 下一篇:一种弱相关多端口并行存储控制器