[发明专利]面向无缓冲片上网络的容错偏转路由方法及装置

说明书

技术领域

本发明涉及多核微处理器领域的片上路由器结构，具体涉及一种应用于无缓冲片上网络容错偏转路由方法及装置。

背景技术

近年来，随着集成电路工艺尺寸的降低、集成度的提高，单芯片上已可以集成越来越多的处理器核。片上网络（Network-on-Chip，NoC）技术已逐渐成为单芯片多处理器（Chip-Multiprocessors，CMPs）片上互连的标准通信架构。但是，随着集成电路工艺进入纳米时代，更小的特征尺寸、更低的电源电压以及不断提升的时钟频率严重影响超大规模集成电路（VLSI电路）的可靠性。

片上网络主要面临两类故障的影响：瞬态故障和永久故障。瞬态故障（Transient fault）又称为软错误（Soft error），故障随机出现并持续一个到数个周期，在片上网络中主要表现为由串扰、耦合噪声等引起的数据或控制信号的扰动，可以使数据的完整性降级或者对控制信号产生破坏，最终将会导致系统的异常或无效行为；永久故障出现后将会无限期地保持故障状态，通常由时间相关的电介质击穿（Time Dependent Dielectric Breakdown）、电迁移（Electromigration）、热循环（Thermal Cycling）和应力迁移（Stress Migration）等效应引起，必须采取相应措施隔离故障并有效管理剩余可用资源。

容错是指在片上网络组件失效的情况下网络仍能正常工作的能力，然而容错技术的实现往往是以性能降低为代价的。片上网络所固有的结构冗余特性（即：源与目标之间存在多条路径）为容错路由的设计提供了可行性。在容错路由中，通常采用绕道路由的方式避开故障节点或链路。一个好的容错路由算法应该在任意故障模式下保证包“0 丢失率”。在目前已有的大部分容错路由算法中，通常存在三类类问题：一是对故障模型进行简化来避免死锁或活锁，不能处理任意故障模式；二是通过离线方式对路由表进行配置来处理较复杂的故障模型；三是不能保证包“0 丢失率”，而仅能提高故障情况下的包到达率。因此，设计低开销、高可靠的容错路由器对于提高片上网络数据传输的可靠性具有非常重要的意义。

如图1和图2所示，现有技术的容错偏转路由器包括路由计算单元11、交换分配器12、交叉开关13、包头更新单元14和N个寄存器15，路由计算单元11、交换分配器12、交叉开关13依次相连，寄存器15分别通过路由计算单元11、交换分配器12、交叉开关13与包头更新单元14相连，包头更新单元14的输出端为路由器的N个输出端口，N个寄存器15的输入端构成路由器的N个输入端口。数据包到达路由器后，路由计算与输入包优先级排序同时进行。路由计算由路由计算单元11完成，计算出每一个到达包的最佳路由方向（通过最短路径到达目标节点的路由方向）。输入优先级排序由交换分配器12完成，交换分配器12包括输入优先级排序模块和分配模块，输入优先级排序模块根据每一个包在网络中所经历的跳步数（由包格式中的跳步数域给出）进行优先级排序，经历跳步数越多的包优先级越高，然后根据排序结果按包优先级从高到低的顺序分别通过分配模块产生N×N的交叉开关13的选择信号。如果有多个包竞争同一个最佳路由方向，优先级高的包通过该方向的输出端口输出，而较低优先级的包则被偏转到非最佳路由方向（偏离到目标节点的最短路径）。如果同一个包有多个最佳路由端口可用，可以随机选择一个空闲的输出端口，也可根据负载信息对输出端口排序，选择一个负载较小的输出端口。负载信息为与该端口相连的路由器在一段时间内所处理的包数。按负载信息优先级对输出端口进行分配可以有效平衡网络负载。在无缓冲路由器中，由于数据包不需要在路由器中等待，因此路由器接收到包后立即将其转发到下一个路由器，因此不存在死锁。为了避免包被无限制的偏转而产生活锁，需要对输入包进行优先级排序，按包优先级从高到低的顺序进行输出端口分配。交换分配器按输入包在网络中所经历的跳步数进行优先级排序，经历跳步数越多的包优先级越高。优先级排序完成后，按包优先级顺序依次为到达包进行输出端口分配。这样保证了优先级高的包总是能够通过最佳路由端口路由，朝着目标节点的方向前进而不会被无限制的偏转，从而避免活锁的产生。