[发明专利]电源时序控制电路以及集成电路

说明书

技术领域

本发明涉及通信领域，具体而言，涉及一种电源时序控制电路以及集成电路。

背景技术

随着半导体技术的发展，大型交换芯片、中央处理器(Central Processing Unit，简称为CPU)芯片等复杂的集成电路或系统，都对电源的供电时序及监控提出了很高的要求。在一个由CPU、数字信号处理器(Digital Signal Processor，简称为DSP)、现场可编程门阵列(Field Programmable Gate Array，简称为FPGA)和专用集成电路(Application Specific Integrated Circuit，简称为ASIC)等构成的典型系统中，需要多种电源电压，以便在优化性能的同时降低功耗。但是，用户必须将这些电源电压加到器件上，并按预定的顺序上电和断电，以防损坏器件。要实现上述电源管理，要用到许多比较器、电阻、电容、定时器和逻辑器件，而这样在设计时就需花费大量的时间，并且占用电路板的空间，同时也增加电路成本。

一般通过设计时序电路来实现供电电压的依次建立，但这样会导致电压反灌，即最先的供电电压建立以后，会通过芯片的内部回路在之后建立的供电引脚上产生一个反灌电压，这个电压虽然能量不大，但是会对芯片的时序产生不好的影响，甚至使原先设计的时序电路无法发挥正常作用。

目前对反灌电压的处理，一般采用加快时序和电阻放电的方法。其中，加快时序就是使先、后建立的两个电压之间的间隔时间尽量短，这样就能最大限度地减少反灌电压存在的时间，但是这种方法无法从根本上消除反灌电压；电阻放电就是在可能出现反灌电压的引脚预先放置电阻，通过电阻来消耗反灌电压，这种方法虽然可以减小或者消除反灌电压，但是由于电阻的存在，增加了电路的自身损耗，对电路的高效和节能都带来负面影响。

发明内容

本发明提供了一种电源时序控制电路以及集成电路，以至少解决相关技术中，实现芯片电源时序控制的电路成本高，占用空间大的问题。

根据本发明的一个方面，提供了一种电源时序控制电路，包括：由在后时序电源的输入端、PMOS管和在后时序电源的输出端串联组成的电源输出回路，其中，在后时序电源的输入端连接至PMOS管的源极，在后时序电源的输出端连接至PMOS管的漏极；由在后时序电源的输入端、第一电容、第一电阻、第一NPN三极管的集电极和第一NPN三极管的发射极串联组成的电源时序控制回路，其中，第一NPN三极管的基极连接至在先时序电源的输入端，PMOS管的栅极连接至第一电容和第一电阻之间。

优选地，在先时序电源的输入端通过第二电容接地。

优选地，第一NPN三极管的基极连接至在先时序电源的输入端包括：第一NPN三极管的基极通过第二电阻连接至在先时序电源的输入端。

优选地，在后时序电源的输出端通过第三电容接地。

优选地，上述电源时序控制电路还包括：第三电阻，连接在在后时序电源的输入端和第一NPN三极管的集电极之间；NMOS管，源极接地，栅极连接至第一NPN三极管的集电极，漏极连接至在后时序电源的输出端。

优选地，上述电源时序控制电路还包括：第三电阻，连接在在后时序电源的输入端和第一NPN三极管的集电极之间；第二NPN三极管，基极连接至第一NPN三极管的集电极，发射极接地，集电极连接至在后时序电源的输出端。

优选地，第二NPN三极管的集电极通过第四电阻连接至在后时序电源的输出端。

根据本发明的一个方面，还提供了一种电源时序控制电路，包括：由在后时序电源的输入端、第一NMOS管和在后时序电源的输出端串联组成的电源输出回路，其中，在后时序电源的输入端连接至第一NMOS管的漏极，在后时序电源的输出端连接至第一NMOS管的源极；由在先时序电源的输入端、第一电阻、第一电容串联组成的电源时序控制回路，其中，第一NMOS管的栅极连接至第一电阻和第一电容之间。

优选地，上述电源时序控制电路还包括：第二NMOS管，源极接地，栅极连接至在后时序电源的输入端，漏极连接至在后时序电源的输出端。

优选地，上述电源时序控制电路还包括：NPN三极管，基极连接至在先时序电源的输入端，集电极连接至在后时序电源的输入端，发射极接地。

根据本发明的另一方面，提供了一种集成电路，包括上述任一种的电源时序控制电路。

本发明通过简单的分立器件，利用MOS管的通断，实现了电源的时序控制，电路形式简单，成本低，并且消除了反灌电压。

附图说明