[发明专利]一种用于高清数字矩阵的DDR2存储方法和系统

说明书

技术领域

本申请涉及安防监控领域，特别是一种用于高清数字矩阵的DDR2存储方法和系统。

背景技术

高清数字SDI矩阵是一个非压缩的高清监控设备，传输的是非压缩的高清SDI视频信号，整套系统方案包括前端如摄像机、快球，中心控制如切换矩阵，后端显示设备如DVR、监视器等，这些都需要支持SDI视频。这样对后端显示设备提出了更高的要求，高清监视器需要有SDI的接口，支持各种SDI格式的视频显示。但这种带SDI接口的高清监视器成本都比较高，而带HDMI接口的高清监视器应用较广泛。这样我们的显示就可以通过SDI转HDMI的转换盒，转成HDMI信号后再输出到HDMI监视器显示出来。但是这又会带来另外的一个问题，SDI信号经过SDI转HDMI的转换盒再输出到HDMI监视器，这会对SDI的信号视频显示带来延迟，特别是通过高清数字矩阵进行视频通道切换后，SDI信号会有个从无到有的过程，延时会很大，这就与SDI信号所号称的无延时的特征不符。虽然不是由SDI信号本身引入的延时，但客户应用切换及显示的时候，监视器会有约2S的黑屏现象，对于SDI的应用就很不方便了。基于此，我们考虑一种DDR2的存储技术，当高清矩阵对SDI信号进行切换时，矩阵会在新切换图像稳定前持续输出最长2S的图像，该图像是切换前的那个通道的最后显示图像。新切换视频图像信号稳定后，再将切换后的那个通道的图像进行输出，这样保证了矩阵输出的SDI视频信号是一段连续的图像信号，避免了切换过程中SDI信号从无到有的过程，也就避免了切换过程中监视器黑屏的现象。

发明内容

  本发明为了解决后端监视器黑屏的现象，提出了一种用于高清数字矩阵的DDR2存储方法和系统。

 为实现上述目的，本发明提出一种用于高清数字矩阵的DDR2存储方法，其中前端摄像机传来的SDI视频信号经过处理后传输给FPGA，经过FPGA的处理和控制写入DDR2存储器中，同时FPGA控制DDR2存储器，从该存储器中读取数据，并经过处理转化为SDI信号发送给后端监视器进行显示，FPGA将检测是否有视频输入，若没有视频输入，FPGA中的DDR2控制器会控制DDR2存储器持续输出最长时间为2S的最后存入DDR2中的完整的视频图像。

进一步地，当有视频输入时，检测所述DDR2控制器内的写FIFO剩余空间是否大于突发长度，如果是，则控制器产生写请求，并生成写使能信号，将输入的视频数据写入DDR2控制器的写fifo中，直至写满了一次突发长度的数据，此时发送写CMD命令，向DDR2存储器中写入视频数据。

进一步地，当所述DDR2存储器中写满一帧图像数据时，所述DDR2控制器切换bank，开始从下一bank的首地址写入新数据，覆盖掉以前存入的数据，这样不断更新存入的数据，保证DDR2中一直存有两帧完整的图像数据。

进一步地，读取数据的过程是当DDR2存储器中写满了一帧图像数据，发送读CMD命令给DDR2控制器，同时产生读使能信号，从DDR2存储器中读取数据到DDR2控制器读fifo，当DDR2控制器的读fifo内有突发长度个数据时，所述DDR2控制器产生读请求并生成读使能，将数据从DDR2控制器的读fifo中读出，传输给后端监视器进行显示。

本发明还提出一种用于高清数字矩阵的DDR2存储系统，包括前端摄像机、FPGA、DDR2存储器以及后端监视器，其中前端摄像机传来的SDI视频信号经过处理后传输给FPGA，经过FPGA的处理和控制写入DDR2存储器中，同时FPGA控制DDR2存储器，从该存储器中读取数据，并经过处理转化为SDI信号发送给后端监视器进行显示，FPGA将检测是否有视频输入，若没有视频输入，FPGA中的DDR2控制器会控制DDR2存储器持续输出最长时间为2S的最后存入DDR2中的完整的视频图像。

本发明还提出一种高清数字矩阵，包括上述的DDR2存储系统。

通过上述技术方案，既实现了视频信号的连续显示，避免出现后端监视器黑屏的现象，实现了视频信号的实时显示，为用户在SDI的应用中提供了方便。

 

附图说明

图1是本发明实施例高清数字矩阵DDR2存储的系统框图；

图2是本发明实施例DDR2写控制流程图；

图3是本发明实施例DDR2读控制流程图。

 

具体实施方式：

  高清数字矩阵DDR2存储的系统框图如图1所示，前端摄像机传来的SDI视频信号经过