[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，该方法包括以下步骤：

a)提供衬底(100)，在该衬底(100)上形成栅堆叠；

b)以所述栅堆叠为掩模对所述衬底(100)进行刻蚀，在所述栅堆叠两侧形成凹陷(300)；

c)在所述凹陷(300)内形成源/漏扩展区(310)；

d)形成环绕所述栅堆叠的侧墙，覆盖所述栅堆叠两侧的部分衬底(100)；

e)在所述侧墙两侧的衬底(100)中形成源/漏区(330)。

2.根据权利要求1所述的制造方法，其中，所述步骤c)包括：

以所述衬底(100)为籽晶，利用外延生长的方式填充所述凹陷(300)，并同时进行原位掺杂以形成源/漏扩展区(310)。

3.根据权利要求1所述的制造方法，其中，所述步骤e)包括：

以带有所述侧墙的栅堆叠为掩模对所述衬底(100)进行刻蚀，在所述栅堆叠两侧形成凹陷(320)；

以所述衬底(100)为籽晶，利用外延生长的方式在所述凹陷(320)内形成源/漏区(310)。

4.根据权利要求1至3中任一项所述的制造方法，其中：

所述源/漏扩展区(310)和/或所述源/漏区(330)的材料为衬底材料的合金。

5.根据权利要求4所述的制造方法，其中：

对于N型器件，所述源/漏扩展区(310)和/或所述源/漏区(330)材料的晶格常数小于或等于所述衬底(100)材料的晶格常数；

对于P型器件，所述源/漏扩展区(310)和/或所述源/漏区(330)材料的晶格常数大于或等于所述衬底(100)材料的晶格常数。

6.根据权利要求1至3中任一项所述的制造方法，其中：

所述源/漏扩展区(310)的结深范围为3nm至50nm，掺杂浓度为5×10¹⁸cm^-3至5×10²⁰cm^-3。

7.一种半导体结构的制造方法，该方法包括以下步骤：

a)提供衬底(100)，在该衬底(100)上形成栅堆叠；

b)形成环绕所述栅堆叠的偏移侧墙(220)以及环绕所述偏移侧墙(220)的伪侧墙(230)；

c)在所述偏移侧墙(220)和伪侧墙(230)两侧的衬底(100)中形成掺杂区(330a)；

d)去除所述伪侧墙(230)、以及所述偏移侧墙(220)位于衬底(100)表面的部分；

e)刻蚀位于偏移侧墙(220)两侧的衬底(100)，形成凹陷(360)；

f)在所述凹陷(360)中形成源/漏扩展区(310)；

g)在所述偏移侧墙(220)的侧壁上形成侧墙(240)；

h)在所述侧墙(240)两侧的衬底(100)中形成源/漏区(330)。

8.根据权利要求7所述的制造方法，其中，所述步骤c)包括：

以带有所述偏移侧墙(220)和伪侧墙(230)的栅堆叠为掩模对所述衬底(100)进行刻蚀，在所述栅堆叠两侧形成凹陷(350)；

以所述衬底(100)为籽晶，利用外延生长的方式在所述凹陷(350)内形成掺杂区(330a)。

9.根据权利要求7所述的制造方法，其中，所述步骤f)包括：

以所述衬底(100)为籽晶，利用外延生长的方式填充所述凹陷(360)，并同时进行原位掺杂以形成源/漏扩展区(310)。

10.根据权利要求7至9中任一项所述的制造方法，其中：

所述源/漏扩展区(310)和/或所述源/漏区(330)的材料为衬底材料的合金。

11.根据权利要求10所述的制造方法，其中：

对于N型器件，所述源/漏扩展区(310)和/或所述源/漏区(330)材料的晶格常数小于或等于所述衬底(100)材料的晶格常数；

对于P型器件，所述源/漏扩展区(310)和/或所述源/漏区(330)材料的晶格常数大于或等于所述衬底(100)材料的晶格常数。