[发明专利]电压生成电路

说明书

技术领域

本发明涉及生成给定电压的技术。

背景技术

以往，提出了通过与直流电源连接的晶体管的控制来生成给定电压而向驱动负载供给的技术(DC-DC转换器)。例如在专利文献1中提出了以下的技术，即，在低负载时和高负载时改变控制晶体管的导通/截止的周期。具体而言，并行地生成给定频率的基准时钟信号和与负载对应的可变频率的控制时钟信号两个系统，在高负载时按照基准时钟信号控制晶体管，另一方面，在低负载时按照控制时钟信号控制晶体管。采用以上的构成，能够在低负载时降低电力消耗。

现有技术文献

专利文献

专利文献1：日本特开2008-236822号公报

发明内容

发明要解决的课题

但是，在专利文献1的技术中，低负载时，若负载越小，则控制时钟信号的频率越低，因此存在晶体管的工作频率进入到可听频带的情况。在将DC-DC转换器产生的电压用作电源电压时，与晶体管的工作频率同步的脉动成分叠加到该电源电压中。若将以往的DC-DC转换器用作处理可听频带信号的电路的电源电压，则会导致噪声叠加到信号中的问题。

考虑到上述情况，本发明课题在于即使负载变低也能够避免产生电源噪声。

用于解决课题的手段

对为了解决上述课题而本发明所采用的手段进行说明。此外，为了使本发明易于理解，在以下说明中，用括号标记本发明的要素和后述实施方式的要素的对应，但是本发明的范围并不限于实施方式的例示。另外，以下说明不是用于限定本发明的。

本发明的电压生成电路，其特征在于，具备：串联连接在高电位电源和低电位电源之间的第一开关元件(TR1)、输出节点(N)以及第二开关元件(TR2)；误差信号生成部(30)，生成与上述输出节点的电压对应的检测电压(V1)和基准电压(V2)的差分即误差信号(Err)；控制信号生成部(50)，生成仅在与上述误差信号的大小对应的期间成为有效的控制信号(CTL)；第一驱动部(81)，在上述控制信号的有效期间长于基准时间(Tref)的情况下，在自上述有效期间的开始到经过上述基准时间为止的第一期间内使上述第一开关元件导通，在上述控制信号的有效期间短于上述基准时间的情况下，在上述有效期间内使上述第一开关元件导通；第二驱动部(82～84)，控制上述第二开关元件使其导通或截止；以及频率控制部(60)，将上述控制信号的频率在从下限频率(fmin)到上限频率(fmax)为止的范围内进行控制，以便在上述控制信号的有效期间短于上述基准时间的情况下，上述控制信号的频率为下限频率，在上述控制信号的有效期间长于上述基准时间的情况下，上述有效期间和上述基准时间的差的时间越长，上述控制信号的频率越高。

根据本发明，在第一开关元件以及第二开关元件与控制信号同步地动作时，控制信号的频率不会低于下限频率。因此，从输出节点输出的电压不包含低于下限频率的频率成分。因此，在将输出节点的电压进行平滑化而用作电源的情况下，能够使后级电路的电源脉动的频率成分为下限频率以上。

具体而言，上述下限频率优选为高于可听频带的频率。在此情况下，即使后级的电路为对可听频带内的信号进行处理的电路，也能够防止因电源脉动而噪声进入到可听频带。

在上述电压生成电路中，上述第二驱动部，在上述第一开关元件从导通切换到截止时，使上述第二开关元件导通；在自上述第一开关元件导通经过上述基准时间的基准时刻之前，若上述输出节点的电位低于上述低电位电源，则在上述基准时刻使上述第二开关元件截止；在上述基准时刻以后，若上述输出节点的电位低于上述低电位电源，则在上述输出节点的电位低于上述低电位电源的时刻使上述第二开关元件截止。

根据本发明，第二开关元件在第一开关元件截止时导通，在输出节点的电位低于低电位电源时截止。但是，在基准时刻之前若输出节点的电位低于低电位电源，则即使输出节点的电位低于低电位电源，也会维持第二开关元件的导通，在基准时刻使第二开关元件截止。因此，无论负载多轻，都必然使第二开关元件和第一开关元件仅在基准时间内动作。因此，能够设定叠加于输出节点的电压中的脉动成分的下限频率。

并且，在输出节点的电位低于低电位电源的情况下，如果使第二开关元件动，则电力消耗增加，而随着负载增大，无效电力的消耗减少。因此，与使用泄漏电阻而对晶体管的工作频率设定下限频率的情况相比能够削减电力消耗。