[发明专利]控制器及其方法

说明书

交叉参考相关申请

本申请基于如下专利申请并要求其优先权：2011年3月24日提交的日本专利申请第2011-065704号，在此通过引用并入其全部内容。

技术领域

本文所述的实施例总地涉及控制器及其方法。

背景技术

传统上，已经提出了降低能够执行一个或多个处理的处理装置(例如，微处理器)的功耗的一些技术。例如，存在如下技术：降低供电电压或频率以降低功耗的动态电压频率缩放(DVFS)技术；以及只对需要电力的部分供电的电力门控技术。

作为电力门控技术的一个例子，存在将处理器划分成多个时钟域并确定是否对每个时钟域供电的技术。另外，存在确定是否对处理器中的每个计算单元供电的细粒度电力门控技术。

作为降低微处理器功耗的另一种方法，存在暂停整个处理器以便转移到节电状态(睡眠状态)的技术。

发明内容

本发明实施例的目的是提供一种能够有效降低处理装置的功耗的控制器及方法。

总地来说，根据一个实施例，控制器包括状态检测单元、计算单元、和确定单元。该状态检测单元检测指示不存在能够在能执行一个或多个处理的处理装置上执行的处理的空闲状态。当该状态检测单元检测到空闲状态时，该计算单元计算指示直到下一个处理开始的时间长度的重新开始时间(resuming time)。该确定单元根据该计算单元计算的重新开始时间确定处理装置的操作模式。

根据上述的控制器，可以有效地降低处理装置的功耗。

附图说明

图1是例示根据第一实施例的目标系统的方框图；

图2是例示根据第一实施例的处理器的方框图；

图3是例示存储在操作模式存储单元中的信息的例子的图形；

图4是例示根据第一实施例的目标系统的操作的顺序图；

图5是例示根据第一实施例的目标系统的操作的顺序图；

图6是例示根据第一实施例的目标系统的操作的顺序图；

图7是例示根据第二实施例的目标系统的方框图；

图8是例示根据第二实施例的处理器的方框图；

图9是例示存储在第四存储单元中的信息的例子的图形；

图10是例示存储在第五存储单元中的信息的例子的图形；

图11是例示根据第二实施例的目标系统的操作的顺序图；

图12是例示根据第二实施例的目标系统的操作的顺序图；

图13是例示根据第二实施例的目标系统的操作的顺序图；

图14是例示根据第二实施例的目标系统的操作的顺序图；

图15是例示根据第二实施例的目标系统的操作的顺序图；

图16是例示根据第三实施例的目标系统的方框图；

图17是例示根据第三实施例的目标系统的操作的顺序图；

图18是例示根据第四实施例的目标系统的方框图；

图19是例示根据第四实施例的目标系统的操作的顺序图；

图20是例示根据第五实施例的目标系统的方框图；

图21是例示根据第五实施例的目标系统的操作的顺序图；

图22是例示存储在操作模式存储单元中的信息的修改的图形；

图23是例示根据一种修改的目标系统的方框图；以及

图24是例示根据一种修改的目标系统的方框图。

具体实施方式

第一实施例

图1是例示根据第一实施例的目标系统的示意性结构的例子的方框图。如图1所示，该目标系统包括通过总线950相互连接的处理器100、重新开始控制单元(resume control unit)700、和存储区900。处理器100是可以执行一个或多个处理的处理装置。如图1所示，处理器100包括CPU 20和第三存储单元110。具体地说，第三存储单元110包括存储各种类型数据的寄存器120、和存储例如频繁使用的数据的高速缓冲存储器140。在这个实施例中，寄存器120和高速缓冲存储器140每一个都是易失性存储器。