[发明专利]应用于dPMR标准的4FSK码元同步器

权利要求书

1.一种应用于dPMR标准的4FSK码元同步器，其特征在于：包括

采样量化模块，该模块用M倍本地参考时钟对基带信号采样，将每个符号周期划分为M个相位，M为正整数；

鉴相模块，用于对采样值做硬判决，计算对应相位的相位误差；以及

数字频率合成模块，用于找出最小误差相位，与上一次锁定的最小误差相位比较，得到相位跳动值σ，用该相位跳动值σ校正符号同步时钟。

2.根据权利要求1所述的码元同步器，其特征在于：所述鉴相模块包括

存储子模块，用于存储连续L个符号周期内的采样值；以及

计算子模块，通过公式

err(i)=Σk=0L-1{xi+M·k-hard(xi+M·k)}2]]>

计算相位误差，其中，i表示一个符号周期中的第i个相位，x_i+M·k表示第k个符号周期内的第i个相位的采样值，hard(·)表示硬判决。

3.根据权利要求1所述的码元同步器，其特征在于：该码元同步器还包括数字滤波模块，用于对所述鉴相模块计算得到的相位误差做平滑滤波。

4.根据权利要求1所述的码元同步器，其特征在于：所述数字频率合成模块包括

状态判断子模块，用于根据上一次锁定的最小误差判定码元同步器当前的状态；以及

范围确定子模块，用于根据码元同步器当前的状态以及上一次锁定的最小误差相位确定相位搜索范围。

5.根据权利要求4所述的码元同步器，其特征在于：所述码元同步器的状态包括同步态和失步态，在失步态下搜索全部相位，在同步态下搜索部分相位。

6.根据权利要求4所述的码元同步器，其特征在于：所述状态判断子模块将上一次锁定的最小误差与设定值ERR_sync比较，当所述最小误差大于所述设定值ERR_sync时判定码元同步器当前处于失步态，否则判定码元同步器当前处于同步态。

7.根据权利要求1所述的码元同步器，其特征在于：该码元同步器还包括4-2电平转换模块，用于将恢复的4FSK符号转换为比特信息，以及输出码元同步时钟。