[发明专利]一种基4FFT算法的并行处理装置及方法

权利要求书

1.一种基4FFT算法的并行处理装置，其特征是，包括以下部分：

指令存储单元的输出端连接指令读取和发射单元，指令存储单元用于存放将要执行的指令；

所述指令读取和发射单元的输出端连接整数指令流水线、SIMD指令流水线和存取指令流水线，所述指令读取和发射单元中的发射单元支持单发射、双发射和三发射三种机制；

所述整数指令流水线连接数据ALU，用于控制数据ALU指令的执行；

所述SIMD指令流水线连接双MAC，用于控制MAC指令的执行，双MAC能够实现4路16*16或2路32*32数据操作；

所述存取指令流水线连接地址ALU，用于控制存取指令的执行。

2.权利要求1所述的基4FFT算法的并行处理装置的并行处理方法，其特征是：利用整数流水线和SIMD指令流水线并行执行加速基4FFT运算中的向量加法操作；利用SIMD指令流水线和整数指令流水线并行执行加速4FFT运算中的复数乘法操作；利用SIMD流水线和存取指令流水线并行执行加速复数乘法结果的存储速度。

3.如权利要求2所述的并行处理方法，其特征是，所述利用整数流水线和SIMD指令流水线并行执行加速基4FFT运算中的向量加法操作的方法为：基4FFT运算中的向量加法依靠整数指令流水线中的数据ALU和SIMD指令流水线中的累加器进行计算，基4FFT运算中的向量加法的结果是复数乘法的源操作数，在复数乘法的源操作数未得到之前SIMD流水线中的MAC处于空闲状态，利用SIMD流水线中的MAC和ALU的并行性加速向量加法的运算。

4.如权利要求2所述的并行处理方法，所述利用SIMD指令流水线和整数指令流水线并行执行加速4FFT运算中的复数乘法操作的方法，其特征是：SIMD指令流水线包括双MAC，能够单周期完成4个16*16bits操作或者2个32*32bits操作；其中一个MAC采用标量寄存器d，另一个MAC采用向量寄存器v；数据位宽采用32bits，利用SIMD指令流水线中的双MAC结构，第一个周期完成2个32*32bits实数相乘，下一个周期完成另两个实数的乘法运算，并进行相应的加减操作从而完成一个复数的乘法操作；ALU完成数据加法需要一个时钟周期，而MAC完成数据乘法需要两个周期，利用MAC进行数据相乘的过程中，能够利用ALU得到下一个复数乘法所需要的源操作数。

5.如权利要求2所述的并行处理方法，其特征是，所述利用SIMD流水线和存取指令流水线并行执行加速复数乘法结果的存储速度的方法为：存取指令流水线中的主要部件是地址ALU，采用的寄存器主要来自地址寄存器a；存储指令在基4FFT运算中的并行操作在于：将SIMD复数乘法计算结果的存储顺序重新排序，基4FFT运算总共需要进行1次向量加法操作和3次复数乘法操作，向量加法的结果暂时不进行存储，第一次复数乘法完成后再进行第一步向量加法结果的存储，第二次复数乘法后进行第一次复数乘法结果的存储，第三次复数乘法后进行第二次复数乘法结果的存储，然后再存储第三次复数乘法的结果，存储时间减少到1个周期，加速基4FFT运算结果的存储速度。