[发明专利]一种表征多层栅极中多晶硅电阻的方法

说明书

技术领域

本发明涉及半导体器件制造技术领域，特别涉及一种表征多层栅极中多晶硅电阻的方法。

背景技术

自从1967年贝尔实验室的D.Kahng和S.M.Sze提出了浮栅结构的非挥发性半导体存储器以来，基于栅堆叠的MOSFET结构的浮栅半导体存储器就在容量、成本和功耗上以占有极大的优势取代了之前长期使用的磁存储器。在此基础上，日本东芝公司在1984年成功提出了Flash存储器的概念，直到现在Flash存储器仍然是非挥发性半导体存储器市场上的主流器件，但是随着微电子技术节点不断向前推进，工艺线宽的将进一步减小，基于浮栅结构的传统Flash正在遭遇严重的技术难点，主要原因是由于隧穿介质层的持续减薄，漏电现象越发严重，严重限制了Flash器件的可缩小化，导致浮栅存储器件的密度难以提升。

浮栅式非挥发性存储器是目前被大量使用和普遍认可的主流非挥发性存储器，被广泛应用于电子和计算机设备。传统的浮栅结构存储单元由于结构与材料的限制，致使快速写入/擦除操作的要求和长期稳定存储的需求之间产生了严重矛盾。且随着特征尺寸的缩小，此矛盾更加显著。

随着特征尺寸推进至纳米级，在缩小存储单元、提高存储密度的同时提高存储数据读写、擦除和保持性能，已经成为目前浮栅存储单元发展面临的关键问题。这就要求从材料和结构上对传统浮栅存储单元加以改进。

随着器件的缩小，很多制程的接触孔或者接触线用到了自对准蚀刻工艺（self-aligned CT ET, or Self-aligned LITR ET）。此工艺实际上是利用侧壁层(Spacer，一般为SiN，或Oxide+SiN，或Oxide+SiN+Oxide)作为阻挡层进行蚀刻的，所以此蚀刻工艺对SiN具有很好的选择比。这种工艺栅极上是很难实现金属硅化处理的(salicide)。

于是，在这种工艺中，栅极用到了多层栅结构：金属+多晶硅。这种结构可以跟传统的多晶硅栅极类似。利用这种栅极旁边的侧壁结构(spacer)可以实现后续接触孔的自对准蚀刻工艺，而且可以对栅极不做硅化处理(salicide)就可以实现非常小的栅电阻。

但是这种多层栅结构利用的电阻实际上是多晶硅上金属的电阻，晶片出厂测试的栅电阻测试也是金属电阻，真实的多晶硅的电阻却不能测试，因此多晶硅制备的制程如果发生了参数偏移(shift, or variation)，譬如多晶硅的离子注入或者退火温度偏移了，是不能在最终的晶片出厂测试(WAT test)中检测到的，会影响到良率和可靠性。

中国专利CN200710037150涉及一种可减小N型掺杂栅极电阻的栅极侧墙制作方法。现有的栅极侧墙制作方法在制成栅极侧墙后，多晶硅栅极和有源区顶端仍留有厚度达20埃的二氧化硅层，如此将会阻挡后续在该多晶硅栅极和有源区上进行的离子注 入，而使多晶硅栅极的电阻过高。本发明的可减小N型掺杂栅极电阻的栅极侧墙制作方法首先在已生成有多晶硅栅极和有源区的晶圆上制作一绝缘介质层，然后对该绝缘介质层进行干法刻蚀来形成侧墙图形，最后对该绝缘介质层进行 湿法刻蚀来形成栅极侧墙，其中，该湿法刻蚀使多晶硅栅极和有源区顶端的绝 缘介质层的厚度减小到10埃以下。采用本发明的方法可明显降低N型MOS管的 栅极电阻，大大提高了N沟道MOS管的性能和良品率。

中国专利CN200510110604公开了一种平板电容结构及平板电容、栅极和电阻的形成工艺方法，它可以简化工艺，降低成本。在所述的平板电容结构中以多晶硅作为它的下极，在平板电容、栅极和电阻的形成工艺方法，它主要包括以下步骤，第一步，多晶硅化学气相沉积成长，并全面磷注入；第二步，层间介质化学气相沉积生长，并以光刻胶为掩膜刻蚀去除电容的下极及高阻以外的层间介质；第三步，金属层溅射；第四步，阻挡氧化层化学气相沉积成长；第五步，通过光刻胶掩膜刻蚀所述阻挡氧化层和所述金属层，形成电容上极和栅极和电阻的金属层，然后再用所述光刻胶和层间介质共同作掩膜刻蚀多晶硅，形成电容的下极和栅极、低阻层电阻、高阻层电阻的多晶硅。

中国专利CN200710096752公开了一种形成钨多金属栅极的方法，包括步骤：依次在半导体 衬底上形成栅极绝缘层和多晶硅层；在该多晶硅层上沉积阻挡层；通过原子 层沉积工艺在该阻挡层上沉积钨成核层；通过化学气相沉积工艺在该钨成核 层上沉积钨层；在该钨层上沉积硬掩模层；以及蚀刻该硬掩模层、钨层、钨 成核层、阻挡层、多晶硅层和栅极绝缘层。