[发明专利]非易失性存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求于2011年3月22日提交的韩国专利申请No.10-2011-0025261的优先权，其全部内容通过引用合并于此。

技术领域

本发明示例性实施例涉及一种非易失性存储器件及其制造方法。

背景技术

非易失性存储器件是即使断电也能储存数据的存储器件。例如NAND型快闪存储器的各种非易失性存储器件得到了广泛应用。

图1是说明现有的非易失性存储器件的截面图。

参见图1，提供了具有由隔离层11限定的有源区10A的衬底10。

在有源区10A上设置了隧道电介质层12和浮栅13。当从横截面的横向观察时，隧道电介质层12和浮栅13在各个有源区10A之上形成为层叠结构。

在包括隧道电介质层12和浮栅13的所得结构上设置了栅间电介质层14。沿着下方轮廓形成栅间电介质层14。

在栅间电介质层14上设置了沿着横截面横向延伸的控制栅15。

在如上配置的非易失性存储器件中，根据施加到控制栅15的电压来执行用于在浮栅13中储存电荷的编程操作或用于去除储存在浮栅13中的电荷的擦除操作。

由于半导体器件是高度集成的，浮栅13的宽度或者浮栅13之间的间隙显著地减小。由于存储器单元的沟道长度L随着浮栅13的宽度的减小而减小，所以泄漏电流增大，而且难以在执行编程操作时确保期望电平的阈值电压。另外，随着浮栅13之间的间隙减小，当在浮栅13之间形成栅间电介质层14时，用于形成控制栅15的空间变得不够(参见附图标记A)。

发明内容

本发明实施例涉及一种非易失性存储器件及其制造方法，所述非易失性存储器件能够在不增加浮栅宽度的情况下确保存储器单元的沟道宽度并且能够确保浮栅之间的空间。

根据本发明的一个实施例，一种非易失性存储器件，包括：具有有源区的衬底，所述有源区由隔离层限定并且具有从所述隔离层向上延伸的第一侧壁；浮栅，所述浮栅邻接所述有源区的第一侧壁并从所述衬底向上延伸，在所述有源区与所述浮栅之间插入有隧道电介质层；栅间电介质层，所述栅间电介质层被设置在所述浮栅之上；以及控制栅，所述控制栅被设置在所述栅间电介质层之上。

根据本发明的另一实施例，一种制造非易失性存储器件的方法，包括以下步骤：提供衬底，所述衬底限定了有源区和隔离区；在所述隔离区中形成隔离层，使得所述有源区的第一侧壁从所述隔离层向上延伸；形成浮栅，所述浮栅邻接所述有源区的第一侧壁并从所述衬底向上延伸；形成隧道电介质层，所述隧道电介质层插入在所述浮栅与所述有源区之间；在所述浮栅之上形成栅间电介质层；以及在所述栅间电介质层之上形成控制栅。

附图说明

图1是说明现有的非易失性存储器件的截面图。

图2A和2B是说明根据本发明第一实施例的非易失性存储器件的截面图和平面图。

图2C是说明根据本发明第一实施例的一个变型的非易失性存储器件的平面图。

图2D是说明根据本发明第一实施例的另一个变型的非易失性存储器件的平面图。

图3A至3H是说明用于制造根据本发明第一实施例的非易失性存储器件的方法的一个实施例的截面图。

图4A至4H是说明用于制造根据本发明第一实施例的非易失性存储器件的方法的另一个实施例的截面图。

图5A和5B是说明根据本发明第二实施例的非易失性存储器件的截面图和平面图。

图5C是说明根据本发明第二实施例的一个变型的非易失性存储器件的平面图。

图5D是说明根据本发明第二实施例的另一个变型的非易失性存储器件的平面图。

图6A至6H是说明用于制造根据本发明第二实施例的非易失性存储器件的方法的一个实施例的截面图。

图7A至7G是说明用于制造根据本发明第二实施例的非易失性存储器件的方法的另一个实施例的截面图。

图8A是说明根据本发明第三实施例的非易失性存储器件的截面图。

图8B是说明根据本发明第三实施例的一个变型的非易失性存储器件的截面图。

图9是说明根据本发明第四实施例的非易失性存储器件的截面图。

图10是说明根据本发明第五实施例的非易失性存储器件的截面图。

图11是说明根据本发明第六实施例的非易失性存储器件的截面图。

具体实施方式