[发明专利]一种内嵌多N岛P沟道超结器件及其制备方法

说明书

技术领域

本发明涉及一种半导体器件及其制备方法，特别是涉及一种内嵌多N岛P沟道超结器件及其制备方法。

背景技术

功率集成电路有时也称高压集成电路，是现代电子学的重要分支，可为各种功率变换和能源处理装置提供高速、高集成度、低功耗和抗辐照的新型电路，广泛应用于电力控制系统、汽车电子、显示器件驱动、通信和照明等日常消费领域以及国防、航天等诸多重要领域。其应用范围的迅速扩大，对其核心部分的高压器件也提出了更高的要求。

对功率器件MOSFET而言，在保证击穿电压的前提下，必须尽可能地降低器件的导通电阻来提高器件性能。但击穿电压和导通电阻之间存在一种近似平方关系，形成所谓的“硅限”。为了解决这一矛盾，前人提出了基于三维RESURF技术的漂移区由N、P柱相间构成的超结结构用于优化高压器件的漂移区电场分布。该结构在保持导通电阻不变的前提下，提高击穿电压，打破传统功率MOS器件理论的极限。该技术的理论基础是电荷补偿理论，当漂移区施加电压达到一定值时，漂移区达到完全耗尽，电场分布更加均匀，提高了器件的抗击穿能力。在保证击穿电压不变的前提下，可以大幅提高漂移区的掺杂浓度，减小导通电阻。超结结构的提出打破了传统功率MOSFET器件的“硅极限”。

超结结构最初应用于垂直VDMOS器件，后来扩展到横向LDMOS器件。目前形成P沟横向超结结构，主要是多次离子注入在P型漂移区中形成柱状N区。缓减衬底辅助耗尽效应也提出多种方法，如额外增加P型层，采用蓝宝石衬底或刻蚀衬底等。请参阅图1，显示为现有技术中横向超结半导体器件的结构示意图，如图所示，所述的超结半导体器件的结构包括：N型衬底11，在N型衬底11上设有超结结构12及N型体区13，超结结构12由连接源漏区方向相间分布的N型区121和P型区122构成，在N型体区13上方设有P型源区14、N型体接触区15及栅氧化层16，在超结结构12的上方设有P型漏区17。由于上述横向结构更有利于新一代的高密度功率集成应用，是当代功率器件研究的热点。

但是超结结构用于横向器件也带来了新的问题：第一，理想的能完全耗尽的N、P柱区工艺上难于形成；第二，衬底参与超结柱区的耗尽导致衬底辅助耗尽效应，而且耗尽层的宽度在器件的漏端到源端方向的不同位置不等，这就带来了漂移区电场分布不均的问题，需要对器件制作工艺和结构进行优化。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种内嵌多N岛P沟道超结器件及其制备方法，用于解决现有技术中漂移区电场分布不均的问题。

为实现上述目的及其他相关目的，本发明提供一种内嵌多N岛P沟道超结器件的制备方法，所述制备方法至少包括以下步骤：

1)提供一半导体衬底，通过硼离子注入在所述半导体衬底上制备一层P型漂移区；提供一开设有多组平行排列的离子注入窗口的掩模板，所述多组离子注入窗口从所述掩模板的一侧趋向另一侧依次减小；

2)向所述P型漂移区中注入N型离子并藉由所述掩模板的遮挡以控制N型离子的浓度分布；

3)将所述半导体衬底退火，以在所述P型漂移区中形成互相间隔且平行排列的多个岛状N区，且各该岛状N区由其一端朝向另一端线性变小；

4)在所述P型漂移区上且临近所述岛状N区的大头端制备出N型体区，并在所述N型体区上方制备出P型源区、N型体接触区及栅氧化层；在所述P型漂移区上且临近所述岛状N区的小头端制备出P型漏区。

于本发明制备方法的步骤2)中，通过多次重复向所述P型漂移区中注入N型离子并藉由所述掩模板的遮挡以控制N型离子的浓度分布，并经所述步骤3)中退火后，以在所述P型漂移区中形成多个互相间隔且横向平行排列并纵向平行排列的岛状N区。

所述半导体衬底为体硅衬底或SOI衬底。

所述P型漂移区及岛状N区形成于所述SOI衬底的顶层硅中。

所述岛状N区为从P型源区朝P型漏区方向上由大变小的N岛结构。

本发明还提供一种内嵌多N岛P沟道超结器件，包括：半导体衬底，形成在所述半导体衬底上的P型漂移区，位于所述P型漂移区一侧且包括有P型源区、N型体接触区及栅氧化层的N型体区，以及位于所述P型漂移区另一侧上的P型漏区，其中，所述P型漂移区中形成有多个互相间隔且平行排列的岛状N区，且各该岛状N区由P型源区朝P型漏区方向线性变小。

优选地，所述P型漂移区中形成的多个岛状N区互相间隔且横向平行排列并纵向平行排列。

优选地，所述半导体衬底为体硅衬底或SOI衬底。

优选地，所述P型漂移区及岛状N区形成于所述SOI衬底的顶层硅中。