[发明专利]一种电源钳位电路

说明书

 

技术领域

本发明涉及一种电源钳位电路，尤其涉及一种栅极和衬底同时触发的电源钳位电路。

 

背景技术

随着现代IC制程按照摩尔定律不断缩小，ESD的问题越来越受到重视。ESD（ElectroStatic Discharge，静电放电，简称“ESD）的研究在近年成为热点。而在ESD体系中，电源之间的保护更加是重中之重。研究高效率，低触发和更可靠的电源箝位电路成为提升ESD的关键。目前，（栅极触发电源箝位电路）是普遍采用的结构，如图1所示。当P点发生ESD事件，P点产生瞬间高电压（在此只讨论正ESD事件），A点由于电阻、电容延时，保持一段时间的低电压。这样，通过反相器后， B点出现一段时间的高电压（时间由RC决定），所以，MN此时导通，从而泄放电流。栅极触发电源箝位电路通过沟道放电，加大MN的尺寸，可以泄放较大的电流。但是，随着栅极电压的提高，衬底寄生三极管的It2（二次崩溃电流）变小，所以，栅极触发电源箝位电路的ESD性能是有限的。

近年来，更加高效的衬底触发电源箝位电路也被广泛采用。由于栅极触发电源箝位电路的缺陷，出现了衬底触发电源箝位电路，衬底触发电源箝位电路中， B点接放电MOS管MN的衬底, 放电MOS管MN的源极接地。当P点发生ESD时间时，P、 A、 B点和栅极触发电源箝位电路中电压波形相同。B点出现一段时间的高电平，这样，衬底会出现一段时间的电流。而衬底电流会触发衬底寄生三极管，这样P点的电流通过MN的寄生三极管放电。寄生三极管的It2（二次崩溃电流）随衬底电流变大而变高，而且，寄生三极管的电流路径相对沟道放电路径深，电流相对更加均匀。这样，衬底触发电源箝位电路的ESD性能大大超过栅极触发电源箝位电路。但这种方式仅仅利用寄生三极管放电，则完全放弃了先前的沟道放电，未能达到更加理想的效果。

 

发明内容

本发明解决的技术问题是：构建一种电源钳位电路，克服现有技术静电放电性能不理想的技术问题。

本发明的具体技术方案是：构建一种电源钳位电路，包括静电侦测电路、进行静电放电的放电MOS管MN，所述静电侦测电路包括静电侦测点B，所述静电侦测点B连接所述放电MOS管MN的栅极和衬底。

本发明的进一步技术方案是：所述静电侦测电路包括电阻R、电容Q1、放电MOS管，所述电阻R、电容Q1串联组成延时电路，在电阻R、电容Q1之间接反相器以驱动放电MOS管。

本发明的进一步技术方案是：所述电容Q1为MOS管。

本发明的进一步技术方案是：所述放电MOS管MN包括衬底电阻和寄生二极管。

本发明的进一步技术方案是：所述放电MOS管MN包括寄生三极管。

本发明的进一步技术方案是：所述放电电流包括漏极到源极的沟道电流及寄生三极管电流。

本发明的技术效果是：构建一种电源钳位电路，包括静电侦测电路、进行静电放电的放电MOS管MN，所述静电侦测电路包括静电侦测点B，所述静电侦测点B连接所述放电MOS管MN的栅极和衬底。本发明一种电源钳位电路，利用放电MOS管MN的沟道和寄生三极管两路进行放电，达到更理想的放电效果。

 

附图说明

图1为本发明的现有技术结构图。

图2为本发明的结构电路图。

图3为本发明的放电电流示意图。

 

具体实施方式

下面结合具体实施例，对本发明技术方案进一步说明。

如图2所示，本发明的具体实施方式是：构建一种电源钳位电路，包括静电侦测电路1、进行静电放电的放电MOS管MN，所述静电侦测电路1包括静电侦测点B，所述静电侦测点B连接所述放电MOS管MN的栅极和衬底。