[发明专利]一种基于FPGA的背景差分法目标检测跟踪系统及方法

权利要求书

1.一种基于FPGA的背景差分法目标检测跟踪系统，包括FPGA、SD卡、LED指示灯、DDR2 SDRAM，两个七段数码管，LTM显示屏，其特征在于：还包括嵌入FPGA中的在SOPC builder环境下以AVLON总线为标准集成的视频检测跟踪的最小系统；

所述SD卡存储AVI格式视频数据，SD卡的输出引脚连接FPGA的输入引脚，LTM显示屏与FPGA的输出引脚连接，用于显示视频跟踪结果，DDR2 SDRAM输入引脚与FPGA的输出引脚连接，两个七段数码管分别与FPGA的输出引脚连接；

所述LED指示灯和七段数码管均用于程序调试及状态显示；

所述在SOPC builder环境下以AVLON总线为标准集成的视频检测跟踪的最小系统包括数据输入模块、运动检测模块、目标跟踪模块、Nios II软核处理器模块、数据缓存模块和LTM控制器模块；

所述数据输入模块读取SD卡中存储的视频数据信息，送至运动检测模块采用背景差分法获得运动目标的参数信息，确定运动物体的大小以及坐标，得出目标区域，目标跟踪模块以目标区域的颜色作为跟踪特征，利用粒子滤波算法实现目标的跟踪，Nios II软核处理器模块控制和协调各个模块，对视频数据进行运动检测以及目标跟踪处理，调用LTM控制器模块IP核，将处理后的图像数据显示在LTM液晶屏上，数据缓存模块实现DDR2中256MB空间作为系统运行的系统存储环境；LTM控制器模块是依据Avalon总线接口规范开发设计LTM显示器IP核，通过LTM显示器显示处理的结果。

2.根据权利要求1所述的基于FPGA的背景差分法目标检测跟踪系统，其特征在于：所述数据输入模块是利用NIOS II集成开发环境移植了FAT32文件系统，设计并实现了1位的SD卡存储器控制器，采用SOPC builder下的GPIO端口作为SD卡控制器控制信号，对于SD卡控制器输出包括三个信号量，即时钟信号sd_clk，指令信号sd_cmd，数据信号sd_dat，其中根据SD卡控制信号的不同，对信号宽度和信号的方向也不同；通过3个输入输出口，三个控制信号在NIOS II集成开发环境下连接到最小系统，上述SD卡控制信号为1位模式，因此，配置为sd_clk为1位输出模式，sd_cmd为1位双向输入输出模式，sd_dat为1位双向输入输出模式，按照SD卡读写的控制时序，完成对SD卡中存储的视频数据信息读取，以及结果的存储。

3.根据权利要求1所述的基于FPGA的背景差分法目标检测跟踪系统，其特征在于：所述LTM控制器模块的IP核是根据Avalon-MM接口规范设计的，该IP核的接口信号包括：

(1)时钟输入信号和复位信号；

(2)端口信号，包括主端口和从端口的输入和输出信号；

(3)LTM的输入和输出信号；

LTM控制器模块的IP核中设计实现控制逻辑模块和双时钟FIFO模块；

使用Avalon-MM流水线传输模式将LTM控制器IP核挂载到Avalon总线上，将LTM控制器模块IP核集成到FPGA中。

4.采用权利要求1所述的基于FPGA的背景差分法目标检测跟踪系统进行目标检测跟踪的方法，其特征在于：按如下步骤进行：

步骤1：SD卡初始化；

步骤2：读取SD卡数据；

步骤3：采用背景差分法对读取的数据进行运动目标的检测；

步骤4：检测出运动目标后，返回运动目标的大小及位置，即得到跟踪区域；

步骤5：采用粒子滤波算法对运动目标进行跟踪；

步骤6：返回步骤2，继续读取下一帧图像数据。