[发明专利]集成电路芯片和半导体存储器件

权利要求书

1.一种集成电路芯片，包括：

内部电路，所述内部电路被配置成产生输出数据；

反相判定单元，所述反相判定单元被配置成根据与所述集成电路芯片的状态有关的状态信息将反相信号激活/去激活；以及

信号输出电路，所述信号输出电路被配置成响应于所述反相信号而将所述输出数据反相或不将所述输出数据反相，并输出反相的或未反相的所述输出数据。

2.如权利要求1所述的集成电路芯片，其中，所述信号输出电路包括：

信号反相部，所述信号反相部被配置成在所述反相信号被激活时将所述输出数据反相，而在所述反相信号被去激活时不将所述输出数据反相；以及

驱动器，所述驱动器被配置成将从所述信号反相部输出的数据输出。

3.如权利要求1所述的集成电路芯片，其中，所述状态信息包括所述集成电路芯片的温度信息。

4.如权利要求3所述的集成电路芯片，其中，所述反相判定单元在所述温度信息处在临界范围之外时将所述反相信号激活，而在所述温度信息处在所述临界范围之内时将所述反相信号去激活。

5.如权利要求1所述的集成电路芯片，其中，所述状态信息包括所述集成电路芯片的操作电压信息。

6.如权利要求5所述的集成电路芯片，其中，所述反相判定单元在所述操作电压信息处在临界范围之外时将所述反相信号激活，而在所述电压信息处在所述临界范围之内时将所述反相信号去激活。

7.如权利要求1所述的集成电路芯片，其中，所述状态信息包括指示数据是否正常储存在所述内部电路的储存单元中的信息。

8.如权利要求1所述的集成电路芯片，其中，在正常模式下，所述反相判定单元将所述反相信号保持在去激活状态，以及

在测试模式下，所述反相判定单元根据所述状态信息将所述反相信号激活/去激活。

9.一种半导体存储器件，包括：

单元阵列区；

多个数据总线，所述多个数据总线被配置成传送从所述单元阵列区输出的多个数据比特；

并行串行转换电路，所述并行串行转换电路被配置成将加载在所述多个数据总线上的并行数据转换成串行数据；

反相判定单元，所述反相判定单元被配置成根据与所述半导体存储器件的状态有关的状态信息将反相信号激活/去激活；以及

数据输出电路，所述数据输出电路被配置成响应于所述反相信号而将从所述并行串行转换电路输出的所述串行数据反相，并输出反相的数据到数据焊盘。

10.如权利要求9所述的半导体存储器件，其中，所述并行串行转换电路包括：

管道锁存器，所述管道锁存器被配置成与第一输入控制信号同步地锁存加载在所述多个数据总线上的所述并行数据，并与第一输出控制信号同步地输出锁存的数据；以及

并行串行转换单元，所述并行串行转换单元被配置成将所述管道锁存器输出的所述并行数据转换成串行数据。

11.如权利要求9所述的半导体存储器件，其中，所述状态信息包括指示数据是否正常储存在所述单元阵列区中的信息，以及

所述反相判定单元被配置成接收并比较从所述单元阵列区输出的所述多个数据比特，在所述多个数据比特中的全部数据比特都具有相同的逻辑值时将所述反相信号去激活，而在所述多个数据比特不全都具有相同的逻辑值时将所述反相信号激活。

12.如权利要求10所述的半导体存储器件，其中，所述状态信息包括指示数据是否正常储存在所述单元阵列区中的信息，以及

所述反相判定单元包括：

数据比较部，所述数据比较部被配置成接收并比较从所述单元阵列区输出的所述多个数据比特，在所述多个数据比特全都具有相同的逻辑值时将所述反相信号去激活，或者在所述多个数据比特不全都具有相同的逻辑值时将所述反相信号激活；

第一延迟部，所述第一延迟部被配置成通过将所述第一输入控制信号延迟第一延迟值来产生第二输入控制信号；

第二延迟部，所述第二延迟部被配置成通过将所述第一输入控制信号延迟第二延迟值来产生第二输出控制信号；以及

锁存部，所述锁存部被配置成与所述第二输入控制信号同步地锁存从所述数据比较部输出的所述反相信号，并且与所述第二输出控制信号同步地输出所述反相信号。