[发明专利]用于增加光阻移除率之装置及等离子体灰化方法

说明书

【相关申请案交互参照】

本申请案根据2004年9月1日申请之美国临时申请案第60/606,360号主张优先权，在此并入该临时申请案以供参照。

【发明所属之技术领域】

本发明系关于半导体制造，特别是关于用于自基板移除光阻剂和后蚀刻残留物(post etch residue)之等离子体灰化方法。

【先前技术】

近来，许多注意力集中于发展用于新一代电子产业之低k介电质薄膜。当集成电路装置之体积变小，沿着信号传导连接线之电阻电容RC延迟时间成为限制整体芯片速度之主要因素之一。随着冶铜技术之进展，电阻(R)已被推展至其实际之最低极限。因此，注意力即转移至降低电容(C)以增进整体芯片之速度。达成此目标的方法之一系降低环绕连接线之绝缘薄膜之介电常数(通常表示为”k”)，藉以降低电容并增进整体芯片之速度。

传统上，二氧化硅(SiO₂)被用来当成绝缘薄膜材料。其所谓低k和高k乃是相对于二氧化硅(SiO₂)之介电常数(k)而言，换言之，低k材料通常是指介电常数小于二氧化硅(例如，小于约3.9)之材料，而高k材料通常是指介电常数大于二氧化硅(例如，大于约3.9)之材料。低k材料通常包括，但不限于，有机聚合物(organic polymers)、添加氟之非结晶碳(amorphous fluorinated carbons)、奈米发泡材料(nanofoams)、含有机聚合物之硅基绝缘体、掺碳之硅氧化物、掺氟之硅氧化物、及其它类似材料。

于基板(例如晶圆)上制造集成电路时，其最终之集成电路产出之前须经过许多制程步骤。低k介电材料，特别是含碳之低k介电材料，对于其中某些制程步骤可能较为敏感。例如，用于灰化步骤之等离子体可同时剥除光阻材料并移除部份含碳之低k介电质薄膜。灰化通常指以等离子体媒介之剥除方法，通过暴露于等离子体之下，残余之光阻剂和后蚀刻残留物被自基板剥除或移除。此灰化方法通常于蚀刻或植入制程执行之后发生，光阻材料于蚀刻或植入制程中被当成屏蔽以在其下之基板蚀刻出电路布局或是被用于选择性地植入离子于该基板的露出区域。该灰化步骤之后通常跟随湿性化学处理以移除蚀刻残留物之痕迹。然而，此湿性化学处理可能导致该低k介电质品质之降低，材质流失，同时也会造成介电常数之增加。

灰化方法和蚀刻方法有相当的差异是很重要的。虽然两者皆可以等离子体来媒介进行，蚀刻方法显著不同处在于其中等离子体之化学作用被选择以透过光阻剂屏蔽之中空部分来移除基板表面部分区域以将影像永久性地转印至该基板上。此等离子体通常包含低温(例如，大约从室温(约21℃)至大约140℃)及低压(在毫托(millitorr)的位阶)下之高能量离子轰击以移除基板之一部份。并且，暴露于离子下之基板部份通常以一大于或等于光阻剂屏蔽移除率之效率被移除。

相对于蚀刻方法，灰化方法通常是指选择性地移除光阻剂屏蔽和蚀刻过程中形成之任何聚合物或残留物。灰化等离子体之化学性质比蚀刻等离子体之化学性质较不具侵略性且通常被选择以一个比其下基板之移除率大得多之效率来移除光阻剂屏蔽层。此外，大部分的灰化方法会将基板加热至大于200℃之温度以增加等离子体的活性，并且是在相当高的压力(在一托的位阶)下执行。由此可见，蚀刻和灰化方法系针对相当不同之材质之移除，且就其本身而言，系分别利用了完全不同的等离子体化学性质和方法。成功的灰化方法并不在于永久性地转印影像至基板上。确切地说，成功的灰化方法乃取决于不影响且不移除下层材质，例如低k介电层的前提下，对于光阻剂，聚合物和残留物之移除率。

研究指出，使用含有氧、氮、氟之气体源以产生灰化等离子体之光阻剂移除方法对于造成低k介电质品质之降低有相当大的影响。尽管含有这些气体源之混合物能有效率地自基板灰化光阻剂，此等气体源之使用已被证明对于含有低k介电质之基板是极其不利的。例如，含氧等离子体于等离子体制程中即会提高低k介电层之介电常数。介电常数之增加至少会影响互连电容值，其更直接对组件之性能造成冲击。此外，含氧等离子体通常亦不建议被用于使用铜金属层之先进组件制造，因为金属铜易被氧化。