[发明专利]SOI衬底的形成方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种SOI衬底的形成方法。

背景技术

绝缘体上硅(SOI，Silicon On Insulator)衬底是一种用于集成电路制造的衬底。与目前大量应用的体硅衬底相比，SOI衬底具有很多优势：采用SOI衬底制成的集成电路的寄生电容小、集成密度高、短沟道效应小、速度快，并且还可以实现集成电路中元器件的介质隔离，消除了体硅集成电路中的寄生闩锁效应。

目前较为成熟的SOI衬底的形成工艺主要有三种，具体为注氧隔离(SIMOX，Separation by Implanted Oxygen)工艺、硅片键合工艺和智能剥离(Smart Cut)工艺。其中，所述智能剥离(Smart Cut)工艺具体包括：

请参考图1，提供第一单晶硅片10和第二单晶硅片20，在所述第一单晶硅片10表面形成氧化硅层30；

请参考图2，将氢离子40通过所述氧化硅层30注入到所述第一单晶硅片10内；

请参考图3，对所述氧化硅层30和第二单晶硅片20进行清洗后，将所述氧化硅层30与第二单晶硅片20进行粘合；

请参考图4，对所述粘合后的第一单晶硅片10和第二单晶硅片20进行高温退火，利用所述注入的氢离子使第一单晶硅片10分裂成第三单晶硅片11和第四单晶硅片12，其中与氧化硅层30相粘合的第三单晶硅片11与氧化硅层30、第二单晶硅片20形成SOI晶片，所述第三单晶硅片11作为SOI晶片的顶层硅层，所述第二单晶硅片20作为SOI晶片的衬底硅层。

但由于所述第一单晶硅片10分裂成第三单晶硅片11和第四单晶硅片12是通过注入的氢离子退火形成微气泡后将第一单晶硅片10撕裂的，所述第三单晶硅片11和第四单晶硅片12的撕裂表面的表面粗糙度很大，由于所述第三单晶硅片11作为SOI衬底的顶层硅层，如果直接在所述第三单晶硅片11的撕裂表面上形成半导体器件容易产生缺陷，容易造成半导体器件报废。因此，在形成SOI晶片后，还需对所述单晶硅片11的表面进行化学机械研磨，使得所述单晶硅片11表面的表面粗糙度较小。

更多关于SOI衬底的制造方法请参考公开号为US2006/0154445A1的美国专利文献。

但是随着对SOI的研究进一步的深入，为了提高SOI的电学性能，超薄绝缘体上硅(ETSOI，Extremely Thin SOI)衬底已成为用于集成电路制造的新型衬底。所述ETSOI衬底的位于绝缘层表面的顶部硅层很薄，利用所述ETSOI衬底形成的MOS晶体管具有非常小的短沟道效应，且所述ETSOI器件隔离直接用LOCOS或较浅的STI隔离。但是由于ETSOI的顶部硅层很薄，利用“Smart Cut”工艺形成的顶部硅层的厚度很难控制，且利用化学机械研磨工艺所述顶层硅层的表面，容易过研磨所述顶层硅层，但如果不研磨所述顶层硅层的表面，所述顶层硅层的表面粗糙度较大，利用所述ETSOI衬底会使得后续在衬底上形成的半导体器件产生缺陷，造成半导体器件报废。

发明内容

本发明解决的问题是提供一种SOI衬底的形成方法，能有效地控制顶层硅层的厚度和表面粗糙度。

为解决上述问题，本发明技术方案提供了一种SOI衬底的形成方法，包括：

提供第一基片和第二基片，在所述第一基片表面形成锗硅层；

在所述锗硅层表面形成顶层硅层，所述顶层硅层具有第一表面和与所述第一表面相对设置的第二表面，所述顶层硅层的第一表面与所述锗硅层相接触；

在所述顶层硅层的第二表面形成第一绝缘层；

利用离子注入工艺使得所述锗硅层或第一基片内形成离子注入层；

将所述第二基片与所述第一绝缘层进行粘合；

对所述第一基片、锗硅层进行第一退火处理，使得所述锗硅层或第一基片在离子注入层的位置发生开裂；

除去所述顶层硅层表面的锗硅层和/或所述锗硅层表面的部分第一基片，直到暴露出所述顶层硅层的第一表面，形成SOI衬底。

可选的，所述锗硅层的厚度范围为50nm～100nm。

可选的，所述锗硅层中锗的摩尔百分比为10％～60％。

可选的，形成所述锗硅层的工艺包括磁控溅射、分子束外延、超高真空化学气相沉积、紫外线光化学气相沉积其中的一种。

可选的，所述顶层硅层的厚度范围为10nm～100nm。

可选的，形成所述顶层硅层的工艺为化学气相沉积工艺、磁控溅射或分子束外延。

可选的，所述第一绝缘层的厚度范围为10nm～100nm。