[发明专利]用于FinFET SRAM阵列集成电路的方法和装置

权利要求书

1.一种集成电路，包括：

多个第一位单元的第一单端口SRAM阵列，在行和列中进行配置，每个位单元都具有距离Y1的y间距和距离X1的x间距，X1与Y1的比率大于或等于2，多个位单元的每一个都形成单鳍FinFET晶体管的6T SRAM单元，并且所述第一位单元中的每一个都接收来自第一电压控制电路的单元正电压源CVdd；以及

多个第二位单元的第二单端口SRAM阵列，在行和列中进行配置，每个第二位单元都具有距离Y2的y间距和距离X2的x间距，X2与Y2的比率大于或等于3，所述多个第二位单元的每一个都进一步包括6T SRAM单元，所述6T SRAM单元包括多鳍FinFET晶体管，并且所述第二位单元中的每一个都接收来自第二电压控制电路的第二单元正电压源CVdd；

其中，X2与X1的比率大于约1.1。

2.根据权利要求1所述的集成电路，其中，所述第一位单元的每一个进一步包括：

两个反相器，交叉连接在存储节点和互补存储节点之间，所述两个反相器的每一个都包括连接在所述单元正电压源CVdd和所述存储节点中对应的一个之间的单鳍FinFET上拉晶体管以及连接在所述存储节点中相应的一个和单元负电压源CVss之间的单鳍FinFET下拉晶体管；以及

一对传输门，连接在位线和互补位线中相应的一条以及所述存储节点和所述互补存储节点中对应的一个之间，每个传输门都包括具有连接至字线的栅极端子的单鳍FinFET晶体管；

其中，所述单元正电源CVdd连接至所述第一电压控制电路；以及

其中，所述第二位单元的每一个进一步包括：

两个反相器，交叉连接在存储节点和互补存储节点之间，所述两个反相器的每一个都包括连接在所述第二单元正电压源CVdd和所述存储节点中的一个之间的单鳍FinFET上拉晶体管以及连接在所述存储节点中相应的一个和单元负电压源CVss之间的多鳍FinFET下拉晶体管；以及

一对传输门，连接在位线和互补位线中相应的一条与所述存储节点和所述互补存储节点中对应的一个之间，每个传输门都进一步包括具有连接至字线的栅极的多鳍FinFET晶体管。

3.根据权利要求2所述的集成电路，其中，所述第一电压控制电路为写入辅助电路，其包括连接至外围Vdd电源线的输入、连接至所述单元正电压源CVdd的输出、以及使能输入，所述使能输入具有指示读取循环的读取状态和指示写入循环的写入状态。

4.根据权利要求3所述的集成电路，其中，在所述写入循环期间，所述第一电压控制电路输出低于所述外围Vdd电源线的CVdd电压。

5.根据权利要求3所述的集成电路，其中，在所述读取循环期间，所述第一电压控制电路输出等于或大于所述外围Vdd电源线的CVdd电压。

6.根据权利要求3所述的集成电路，其中，所述第一电压控制电路进一步包括等待模式电路，并且响应于等待模式输入而输出低于所述外围Vdd电源线的CVdd电压。

7.根据权利要求3所述的集成电路，其中，在写入循环期间，到单元的字线电压等于所述外围Vdd电压，并且所述第一电压控制电路输出低于所述字线电压至少50毫伏的CVdd电压。

8.根据权利要求1所述的集成电路，其中，所述第一单端口SRAM阵列具有用于第一位单元的每一列的电压控制电路。

9.一种集成电路，包括：

多个第一位单元的第一单端口SRAM阵列，在行和列中进行配置，每个位单元都具有距离Y1的y间距和距离X1的x间距，X1与Y1的比率大于或等于2，多个位单元的每一个都形成单鳍FinFET晶体管的6T SRAM单元，所述第一位单元的每一个都接收来自第一电压控制电路的单元正电压源CVdd；以及

多个第二位单元的第二单端口SRAM阵列，在行和列中进行配置，每个第二位单元都具有距离Y2的y间距和距离X2的x间距，X2与Y2的比率大于或等于3，所述多个第二位单元的每一个都进一步包括6T SRAM单元，所述6T SRAM单元包括多鳍FinFET晶体管，并且所述第二位单元的每一个都接收来自预定Vdd电压源的第二单元正电压源CVdd；

其中，X2与X1的比率大于约1.1。

10.一种方法，包括：

在集成电路上设置第一单端口SRAM阵列，所述单端口SRAM阵列进一步包括：多个第一尺寸位单元，所述多个第一尺寸位单元中的每一个都包括用于在存储节点和互补存储节点上存储数据的交叉连接反相器对，所述反相器对中的每一个都包括单鳍FinFET上拉器件和单鳍FinFET下拉器件；以及一对传输门，分别连接在位线和互补位线以及所述存储节点和所述互补存储节点中相应的一个之间，所述传输门中的每一个都包括具有连接至字线的栅极的单鳍FinFET器件，并且第一电压控制电路向所述第一尺寸位单元输出第一单元正电压源CVdd；

在所述集成电路上设置第二单端口SRAM阵列，所述第二单端口SRAM阵列包括多个第二尺寸位单元，每一个都包括：用于在存储节点和互补存储节点上存储数据的交叉连接反相器对，每个反相器都包括单鳍FinFET上拉器件和多鳍FinFET下拉器件；以及一对传输门，分别连接在位线和互补位线以及所述存储节点和所述互补存储节点中相应的一个之间，所述传输门中的每一个都包括具有连接至字线的栅极的多鳍FinFET器件，并且第二电压控制电路向所述第二尺寸位单元输出第二单元正电压源CVdd；

将所述第一电压控制电路和所述第二电压控制电路连接至外围电压Vdd；以及

操作所述第一电压控制电路，以在所选操作期间改变所述第一单元正电压源CVdd。