[发明专利]基于AT91SAM9263处理器的嵌入式主板

说明书

技术领域

本发明基于AT91SAM9263处理器的嵌入式主板，属于工业控制用嵌入式主板技术领域。

背景技术

随着我国国民经济的深入发展，越来越多的嵌入式系统被应用在在工业控制领域，嵌入式系统硬件最核心的部分为嵌入式微处理器、RAM和FLASH等，其设计难点在于对高速数字信号的处理和处理数据之间的相互影响；同时，由于工业控制系统传输处理信号的种类不断增加，一般主板可使用的外围接口数量有限，且功能相对单一，对涉及多种工业控制功能会要求使用多个不同功能的主板才能达到目的，使选用主板的成本增加；当前可供选择的主板由于各接口与芯片分开设置，未优化主板空间，导致主板结构松散，体积较大，使得移动运输不方便。

发明内容

本发明克服现有技术存在的不足，所要解决的技术问题是：提供一种外围接口丰富、信息处理速度快、抗干扰性强的基于AT91SAM9263处理器的嵌入式主板。

为解决上述技术问题，本发明所采用的技术方案是：基于AT91SAM9263处理器的嵌入式主板，包括：AT91SAM9263芯片、第一SDRAM芯片、第二SDRAM芯片、NAND FLASH芯片和DataFlash芯片；所述AT91SAM9263芯片通过独立的一套外部总线接口作为板级内部总线与第一SDRAM芯片、第二SDRAM芯片和NAND FLASH芯片相连，AT91SAM9263芯片的一个SPI接口与DataFlash芯片的SPI接口相连；AT91SAM9263芯片提供有外部总线接口包括另一套独立的16位外部总线接口、通用输入/输出接口、多媒体卡接口、通用同步异步收发器接口、串行总线接口、I2C接口、CAN总线接口、LCD控制器接口、10/100 Base-T以太网接口和USB主从接口；

所述AT91SAM9263芯片、第一SDRAM芯片、第二SDRAM芯片、NAND FLASH芯片和DataFlash芯片集成在一个电路板中，所述电路板采用8层PCB设计。

本发明与现有技术相比具有的有益效果是：本发明采用AT91SAM9263作为嵌入式主板的处理器，外部引出接口丰富；8层PCB设计，信号频率可达1GHz以上，系统内部总线和外部总线进行了独立设计，具有很强的抗干扰性；电路板体积微小，结构紧凑，可大大缩小嵌入式系统设计的体积；能够运行嵌入式Linux和Windows CE，兼容性能好。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明：

图1是本发明的电路结构示意图；

图2是本发明电路保护部分的结构示意图；

图3是本发明的PCB层叠结构示意图；

图中：1为AT91SAM9263芯片、2为第一SDRAM芯片、3为第二SDRAM芯片、4为NAND FLASH芯片、5为DataFlash芯片、6为内部总线、7为外部总线。

具体实施方式

如图1所示，本发明基于AT91SAM9263处理器的嵌入式主板，包括：AT91SAM9263芯片1、第一SDRAM芯片2、第二SDRAM芯片3、NAND FLASH芯片4和DataFlash芯片5；所述AT91SAM9263芯片1通过内部总线6与第一SDRAM芯片2、第二SDRAM芯片3和NAND FLASH芯片4相连，AT91SAM9263芯片1的SPI接口与DataFlash芯片5的SPI接口相连，AT91SAM9263芯片1、第一SDRAM芯片2、第二SDRAM芯片3、NAND FLASH芯片4和DataFlash芯片5构成嵌入式主板的最小系统，AT91SAM9263芯片1用于数据和信息处理，第一SDRAM芯片2和第二SDRAM芯片3用于数据暂存，NAND FLASH芯片4用于存放操作系统内核以及文件系统，DataFlash芯片5用于存放系统引导程序；上述NAND FLASH芯片4和DataFlash芯片5的剩余空间均可存放一些重要的非易失用户数据信息。

所述AT91SAM9263芯片1提供有外部总线接口7，所述外部总线接口7包括另一套独立的16位外部总线接口、通用输入/输出接口、多媒体卡接口、通用同步异步收发器接口、串行总线接口、I2C接口、CAN总线接口、LCD控制器接口、10/100 Base-T以太网接口和USB主从接口，外部引出接口丰富；模块内部总线和外部总线相互独立设计，使得模块外部总线受到干扰时，内部总线不受到影响，最小系统能够正常稳定工作，保证了模块工作的高可靠性。

所述AT91SAM9263芯片1、第一SDRAM芯片2、第二SDRAM芯片3、NAND FLASH芯片4和DataFlash芯片5集成在一个电路板中，电路板大小为60mm×60mm，体积微小，结构紧凑，可大大缩小嵌入式系统设计的体积；所述电路板采用8层PCB设计，电路设计时，内部高速并行总线源端串接了33欧姆端接电阻，实现电路示意图如图2所示，在此部分电路PCB设计时串行端接电阻要靠近AT91SAM9263芯片1，解决并行总线源端和负载端输入输出阻抗不匹配问题，防止高速数字信号传输时引起的串行反射；PCB层叠结构设计如图3所示，顶层T和底层B为元件层，为了使得信号回流路径最短，高速数字信号走线严格限制在了与地平面层G1相邻的信号层S1和与地平面层G2相邻的信号层S3，通过中间相邻的电源平面层P和地平面层G2耦合构成一个大的去耦电容，进行高频和低频去耦。通过上述措施解决了高速数字信号设计中的难题，实现了很高的抗干扰能力。