[发明专利]半导体器件制造方法以及半导体器件

说明书

相关申请交叉引用

将2011年3月17日提交的日本专利申请No.2011-59216的说明书、附图以及摘要等全部公开内容并入本文作为参考。

技术领域

本申请涉及半导体器件制造方法以及半导体器件。

背景技术

近年来，作为形成半导体器件的布线结构的方法，例如日本未审查专利申请公开No.2010-80525中公开的方法，以及Jon Reid和JianZhou的“Electrofill Challenges and Directions for Future Device Generations”，Advanced Metallization Conference，2007，Japan/AsiaSession，26-27页中描述的方法是已知的。

日本未审查专利申请公开No.2010-80525描述了一种方法，该方法包括如下步骤：在其表面上包括凹部的晶圆的凹部的至少底表面和侧壁上形成Cu籽晶膜；形成Ru膜或TEOS膜以暴露位于凹部的底表面上的至少一部分Cu籽晶膜，且Ru膜或TEOS膜覆盖位于凹部的侧壁上的一部分Cu籽晶膜；为Cu籽晶膜提供电流；通过电镀方法形成Cu镀膜，从而使Cu镀膜沉积在其上则形成有Ru膜的凹部中；对Cu镀膜执行热处理，且随后选择性移除Ru膜或TEOS膜。日本未审查专利申请公开No.2010-80525描述了方法能防止电镀在凹部侧壁上生长，且由此减少空隙(void)的产生。

Jon Reid和Jian Zhou的”Electrofill Challenges and Directions for Future Device Generations”，Advanced Metallization Conference，2007，Japan/Asia Session，26-27页描述了一种利用薄膜形成促进剂和大分子薄膜形成抑制剂来借助Cu填充高深宽比沟槽的技术。

发明内容

但是，Jon Reid和Jian Zhou的”Electrofill Challenges and Directions for Future Device Generations”，Advanced Metallization Conference，2007，Japan/Asia Session，26-27页中公开的技术需要用于薄膜形成促进剂和薄膜形成抑制剂的副反应的工艺，因此该技术不适于工业制造。而且，当半导体器件的小型化发展且沟槽的开口尺寸变小时，开口会在Cu沉积到沟槽底表面上之前封闭，从而产生空隙。

而且，日本未审查专利申请公开No.2010-80525中描述的技术在开口部(凹部)的整个侧壁上形成诸如Ru膜或TEOS膜的电镀阻挡膜，且籽晶膜暴露在开口的底表面上以及开口部之外的场部(fieldportion)。因此，开口部的底表面上的镀膜的膜形成速度与场部上的镀膜的膜形成速度相同。但是，场部上的镀膜各向异性生长，因此镀膜接近开口部生长。因此，当开口部的深宽比较高时，从场部开始生长的电镀到达开口部并在电镀从底表面到达开口部的上端之前封闭开口部的上端，因此不能防止产生空隙。

因此仍然需要能可靠地防止产生空隙的形成精细布线的技术。

根据本发明的一个方面，提供一种半导体器件制造方法，包括在形成在绝缘膜上开口部的底表面和侧壁上以及除开口部之外的绝缘膜上形成包括第一金属的籽晶膜；在籽晶膜上形成掩膜并用掩膜填充开口部；移除一部分掩膜，同时保留在形成在开口部的底表面上的籽晶膜上的掩膜，并暴露形成在开口部的侧壁的上部上以及除开口部之外的绝缘膜上的籽晶膜；在位于开口部的侧壁的上部上以及除开口部之外的绝缘膜上的籽晶膜上形成包括第二金属的覆盖膜，该第二金属的电阻率高于第一金属的电阻率；在形成覆盖膜之后通过移除开口部上保留的掩膜而暴露籽晶膜；以及在暴露的籽晶膜上形成包括第一金属的镀膜。

根据本发明的另一方面，提供一种半导体器件，包括形成在绝缘膜上的开口部、以及内置(built-in)布线，该内置布线包括具有第一金属作为主要成分并沉积在开口部中的布线膜，其中布线膜还包括第二金属，该第二金属的电阻率高于第一金属的电阻率，且开口部的上部中的布线膜中的第二金属的密度高于开口部的下部中的布线膜中的第二金属的密度。