[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，特别是涉及一种利用金属注入调节功函数的MOSFET及其制造方法。

背景技术

从45nm CMOS集成电路工艺起，随着器件特征尺寸的不断缩小，为了抑制短沟道效应，CMOS器件中栅绝缘介质层的等效氧化层厚度(EOT)必需同步减少。然而，超薄的(例如10nm)常规氧化层或氮氧化层由于(相对)介电常数不高(例如3.9左右)，绝缘性能难以承受这种超小器件中相对高的场强，将产生严重的栅漏电。因此，传统的多晶硅(poly-si)/SiON体系不再适用。

有鉴于此，业界开始使用高介电常数(高k，HK)材料来作为栅绝缘介质层。然而，高k材料的界面电荷与极化电荷导致器件的阈值调节困难，poly-si与高k结合将产生费米能级钉扎效应，因而不能用于MOSFET的阈值调节，故栅电极必需应用不同金属材料来调节器件阈值，也即采用金属栅(MG)/HK结构。

对于不同MOSFET的阈值调节，比如对于NMOS与PMOS，需要不同功函数的金属电极。可采用单一金属栅工艺调节方法，然而调节范围有限。例如采用了单一金属栅工艺的具有较低待机功率的平面SOI多栅器件，对应于n+poly-si的4.1eV功函数以及p+poly-si的5.2eV功函数，可以选择合适的金属电极使得栅极功函数在两者之间的中位值附近，例如为4.65eV或者4.65±0.3eV。但这种小范围微调难以有效控制器件阈值。最优工艺方法应当是采用不同金属材料的栅电极，例如NMOS采用导带金属，PMOS采用价带金属，以使得NMOS和PMOS的栅极功函数分别位于导带和价带边缘处，例如4.1±0.1eV和5.2±0.1eV。业界已经就这些栅极金属(包括金属氮化物)的材料选择做了详尽研究，在此不再赘述。

图1所示为Intel公司45/32nm制程下的一种典型MG/HK结构的CMOSFET，左侧部分为PMOS，右侧部分为NMOS，虽然两者在图中显示为相邻，但是在实际版图中也可以具有多个中间间隔元件，具体依照版图设计需要而设定，以下同理。具体地，CMOS包括衬底1、衬底1中的浅沟槽隔离(STI)2、源漏区3、源漏扩展区4、栅极侧墙5、源漏区上的金属硅化物层6、接触蚀刻停止层(CESL)7、层间介质层(ILD)8、栅极绝缘层9、栅极导电层10、源漏接触11。其中，源漏区3优选是嵌入式应力源漏区，对于PMOS而言是(抬升的)SiGe，对于NMOS而言是Si:C。栅极绝缘层9优选地包括多层堆叠结构，例如低介电常数(低k，LK)的界面层以及高介电常数(高k，HK)的绝缘介质层，界面层例如SiO₂，绝缘介质层例如HfO₂等Hf系氧化物，界面层用于优化栅极绝缘层与衬底中沟道之间的界面、减小缺陷。

栅极导电层10优选地包括多层堆叠结构，例如TiN材质的栅极材料层10a以调节功函数，TaN等材质的栅极阻挡层10b以选择性控制栅极填充，TiAl等材质的栅极填充层10c。其中PMOS的栅极导电层10包括以上10a、10b和10c，而NMOS的栅极导电层10仅包括10a和10c，并且在NMOS中Al扩散到TiN层中从而使得形成TiAl/TiN-Al的层叠结构。该CMOS器件通过层10a与层10c的厚度比例来调节TiAl层中Al原子扩散到TiN层中的深度，从而调节功函数，Al扩散到HK中与远离HK(相当于纯TiN金属栅)都将导致功函数提高并适用于PMOS，而只有在接近HK/TiN界面的上界面处才能产生较低的功函数并且适用于NMOS。

然而，这种仅仅依靠薄膜厚度比例控制来调节功函数的方法，由于薄膜厚度达到纳米级别之后具有较大的工艺不稳定性，因此对于超薄、超小器件不再适用，因此难以合理优化控制小尺寸器件的阈值调节。

发明内容

由上所述，本发明的目的在于提供一种能有效调节金属栅功函数的新型CMOSFET及其制造方法。