[发明专利]面板及其制法

说明书

技术领域

本发明涉及一种面板及其制法，特别是涉及一种于制程中保护走线的制法及制得的面板。

背景技术

于显示器的制作中，因中小尺寸薄膜晶体管(TFT)的应用已朝高分辨率及窄边框(slim border)发展，因此增加光刻暨蚀刻制程(photolithography-and-etching process，PEP)次数，以改善TFT显示面板象素的开口率及窄边框特性。但当大量制造时又面临光刻暨蚀刻制程次数较多，造成生产瓶颈问题。更甚而，制程次数过多会造成缺陷产生，导致良率下降。

因此，对于新颖的面板与其制程仍有需求，以能够减少掩模制程次数以使生产便利以及降低缺陷产生率使得良率上升。

发明内容

本发明的目的在于提供一种新颖的面板与其制程，以能够减少掩模制程次数以使生产便利以及降低缺陷产生率使得良率上升。

依据本发明的目的所提出的一实施例的面板包含一基板、一第一图案化导电层、一第一绝缘层、一第二图案化导电层、一第二绝缘层、一图案化半导体层、一第三图案化导电层、一保护层、及一图案化导电膜。基板定义有一象素区与一走线区。走线区位于象素区的至少一侧。第一图案化导电层设置于基板上。第一图案化导电层包含一第一电极线、一第一电极、及一走线。第一电极与第一电极线连接且皆位于象素区。走线位于走线区。第一绝缘层设置且覆盖于象素区、走线区及第一图案化导电层之上。第二图案化导电层设置于第一绝缘层之上。第二图案化导电层具有一第二电极位于象素区的第一绝缘层之上。第二绝缘层设置且覆盖于位于象素区的第二电极、走线区、与位于走线上方的第一绝缘层之上。图案化半导体层设置于第二绝缘层之上。图案化半导体层包含一第一部份对应于第一电极以及一第二部份对应于走线。第三图案化导电层设置于第二绝缘层之上。第三图案化导电层包含一第二电极线、与第二电极线连接的一第三电极、及一第四电极。第三电极、第二电极线、及第四电极皆位于象素区。第一电极、图案化半导体层的第一部份与第三电极形成一晶体管。第四电极对应于第二电极且形成一储存电容。保护层设置且覆盖位于象素区的第三图案化导电层与第二绝缘层之上。图案化导电膜设置于位在象素区的保护层之上，且图案化导电膜包含一象素电极连接晶体管与储存电容。

依据本发明的目的所提出的另一实施例的制造面板的方法包含下列步骤。首先，提供一基板。基板定义有一象素区与一位于象素区的至少一侧的走线区。然后，形成一第一图案化导电层于基板上。第一图案化导电层包含一第一电极线、与第一电极线连接的一第一电极、以及一第一走线。第一电极与第一电极线皆位于象素区。第一走线位于走线区。形成且覆盖一第一绝缘层于象素区、走线区及第一图案化导电层之上。形成一第二图案化导电层于第一绝缘层之上。第二图案化导电层具有一第二电极位于象素区的第一绝缘层之上以及一第二走线位于走线区。形成且覆盖一第二绝缘层于位于象素区的第二电极、走线区、位于第一走线上方的第一绝缘层、及第二走线之上。形成一图案化半导体层于第二绝缘层之上。图案化半导体层包含一第一部份对应于第一电极以及一第二部份对应于第二走线。形成一第三图案化导电层于第二绝缘层之上。第三图案化导电层包含一第二电极线、与第二电极线连接的一第三电极、及一第四电极。第三电极、第二电极线、第四电极皆位于象素区。第一电极、图案化半导体层的第一部份与第三电极形成一晶体管。第四电极对于第二电极形成一储存电容。形成且覆盖一保护层于位于象素区的第三图案化导电层与第二绝缘层之上。形成一图案化导电膜于位在象素区的保护层之上。图案化导电膜包含一象素电极连接晶体管与储存电容。

本发明的面板及其制法是于绝缘层上形成一图案化半导体层；图案化半导体层包含一部份对应于一电极以及另一部份对应于走线；对应于一电极的部份可做为例如通道，而对应于走线的部份可在制程及结构中保护走线，使走线减少刮伤及腐蚀的风险；本发明能够减少掩模制程次数以使生产便利以及降低缺陷产生率使得良率上升。

附图说明

图1至7绘示依据本发明的一实施例的制造面板的方法的截面示意图；

图8至14绘示依据本发明的另一实施例的制造面板的方法的截面示意图；

图15绘示依据本发明的另一实施例其中于走线区至接触垫区平面示意图；

图16绘示依据本发明的又一实施例其中于走线区至接触垫区平面示意图；

图17绘示图16中的截面示意图；

其中，主要元件符号说明：