[发明专利]一种LCD控制器及其显示控制方法

说明书

技术领域

本发明属于芯片设计技术领域，涉及数字集成电路SoC芯片中的LCD控制器，为一种支持裸眼立体可视、多层显示、自动修复等功能的LCD控制器及其显示控制方法。

背景技术

随着图像显示技术在SoC芯片中的集成，片上LCD控制器成了SoC中不可或缺的部分，并在过去十年内得到了广泛应用。随着移动互联网的迅速发展，各种丰富的多媒体应用不断集成到各种移动终端中，用户希望能够尽可能的享受更绚丽逼真的视觉效果。在这一背景下，裸眼立体可视、多层显示、高清显示等技术应运而生。

现有的LCD控制器显示立体图像需要先通过处理器将图像进行运算处理后再显示；而现有的LCD控制器仅具备单图层功能，要实现多层显示，需要用处理器将多层图像进行运算叠加后显示；以上两种技术方案会占用很大的处理器系统资源，不论是使用外部处理器还是在LCD控制器中设置一个处理器，都会占用大量资源，不适合日益复杂的SoC芯片系统。另外，在当前的SoC芯片系统中，数据带宽越来越成为系统瓶颈，LCD播放高清视频对数据带宽要求很高，在播放高清视频时很容易发生带宽不足，导致LCD出现裂屏、花屏等问题。

因此，上述现有技术还存在缺陷，有待于改进和发展。

发明内容

本发明要解决的问题是：现有LCD控制器对应裸眼立体可视、多层显示、高清显示等显示要求需要占用大量处理器系统资源，不适合日益复杂的SoC芯片系统，容易发生带宽不足，导致LCD出现裂屏、花屏等问题；且目前还都只能单独实现裸眼立体可视、多层显示的功能，不能满足3D显示的需求。

本发明的技术方案为：一种LCD控制器，LCD控制器通过AXI接口与显示存储器DDR连接，通过AHB接口与外部处理器连接，通过RGB接口与外部LCD屏幕连接，所述外部LCD屏幕为3D显示屏；LCD控制器包括SLAVE从机模块、DMA通道模块、FIFO缓存器、数据格式变换模块、3D处理模块、OVERLY多层叠加模块、DISP FIFO显示缓存模块和时序模块，DMA通道模块包括至少3个DMA通道，外部处理器通过AHB接口输出连接至SLAVE从机模块，SLAVE从机模块分别输出连接至DMA通道、FIFO缓存器、数据格式变换模块、3D处理模块、OVERLY多层叠加模块和时序模块，显示存储器DDR通过AXI总线输出依次连接DMA通道模块FIFO缓存器、数据格式变换模块、3D处理模块、OVERLY多层叠加模块和DISP FIFO显示缓存模块，时序模块产生LCD屏幕时序信息，时序模块与DISP FIFO显示缓存模块的输出连接到外部LCD屏幕。

所述外部LCD屏幕为采用视差屏障技术或柱状透镜技术的裸眼3D屏幕。

对于3D片源进行裸眼显示，外部处理器通过AHB总线配置LCD控制器工作方式寄存器，使能LCD控制器后，DMA通道通过AXI总线从显示存储器DDR中读取显示数据到FIFO缓存器，经过数据格式变换模块将视频数据或不同格式的RGB数据统一成24bpp RGB数据格式，经过3D处理模块将图像交织处理成裸眼3D模式，处理完成后送到OVERLAY多层叠加模块，进行COLOR_KEY色键处理，ALPHA_BLENDING透明处理，MIX混合叠加处理操作后，将最终显示的数据送到DISP FIFO显示缓存模块，时序模块产生LCD屏所需的时序信号，同DISP FIFO显示缓存模块输出的像素数据信号一起送到LCD屏幕接口，即RGB接口，外部LCD屏幕根据时序信号和像素数据进行显示，实现裸眼3D显示。

通过图像交织对3D片源进行裸眼显示，LCD控制器从显示存储器DDR中先读取左眼帧图像内容，再读取显示存储器DDR中右眼帧图像内容，然后按先后顺序对左右眼帧图像内容依次送至3D处理模块处理，3D处理模块包括4个硬件子单元：写控制单元、读控制单元、左眼帧缓冲器和右眼帧缓冲器，写控制单元作为3D处理模块的数据输入接口，连接到数据格式变换模块，写控制单元的输出连接到左眼帧缓冲器和右眼帧缓冲器，左眼帧缓冲器和右眼帧缓冲器的输出连接到读控制单元，读控制单元作为3D处理模块的输出接口，连接到OVERLAY多层叠加模块；写控制单元将数据格式变换模块输出的原始数据依次按左右帧放入左眼帧缓冲器和右眼帧缓冲器，先写一行左眼帧图像到左眼帧缓冲器，再写一行右眼帧图像到右眼帧缓冲器，依次循环；左眼帧缓冲器和右眼帧缓冲器分别存放一行的左眼数据和右眼数据；读控制单元依次从左眼帧缓冲器和右眼帧缓冲器中读取像素并交织连续起来送到OVERLAY多层叠加模块，先读一个左眼帧缓冲器的像素数据，再读一个右眼帧缓冲器的像素数据，依次循环。