[发明专利]延迟锁相回路与延迟锁相方法

说明书

技术领域

本发明涉及一种延迟锁相回路以及延迟锁相方法，更具体地说，指一种于一个或多个延迟回路中利用正常及/或较低频率的延迟锁相回路、延迟锁相方法、以及延迟锁相更新方法。

背景技术

图1为公知延迟锁相回路100。如图所示，延迟锁相回路100包含一可控制延迟线103、一相位检测器以及一延迟控制电路107。可控制延迟线103依据延迟控制电路107所产生的一控制信号CS，以延迟输入信号IS而产生一输出信号OS。相位检测器105检测输入信号IS(于本例中为一时钟信号)的相位，以及检测输出信号OS的相位，以决定两者之间的相位关系(即，相位领先或是落后)，从而产生一相位检测结果。该相位检测结果将被传送至延迟控制电路107，而延迟控制电路107可依据该相位检测结果来控制可控制延迟线103的延迟量。通过这般方式，可得到一个具有所期望的相位资讯的输出信号OS。

除了以上的装置，延迟锁相回路100可能还包含多个缓冲器，用来进行信号同步，例如，缓冲器101、109、111以及113。于此例中，缓冲器101可用以缓冲输入信号IS，缓冲器113可缓冲输出信号OS，缓冲器109为一复制时钟缓冲器，以及缓冲器111为一复制输出信号缓冲器。

然而，若是延迟锁相回路100操作于高频，则相对地功率耗损也高，但若是延迟锁相回路100操作于低频，则具有较大的正向路径延迟。此即为延迟锁相回路100设计上的取舍。

发明内容

有鉴于此，本发明的一目的在于提供一种具有操作于不同频率的延迟回路的延迟锁相回路。因此，无论何时均可利用较低的频率来维持延迟锁像回路的锁定以降低功耗。

本发明的一实施例揭露一种延迟锁相回路，其包含有第一延迟回路，用以延迟一输入信号以产生一第一输出信号；一第二延迟回路，用以对该输入信号除频并且延迟该输入信号，进而产生一第二输出信号，其中该第一输出信号的频率高于该第二输出信号的频率；一相位检测器，用以接收该输入信号、一第一延迟输出信号以及一第二延迟输出信号，来选择性地检测该第一延迟输出信号与该第二延迟输出信号中的一者以及该输入信号的相位，进而产生一相位检测结果，其中该第一延迟输出信号与该第二延迟输出信号分别依据该第一输出信号与该第二输出信号而产生；以及一延迟控制电路，用以依据该相位检测结果来产生一第一延迟控制信号与一第二延迟控制信号，其中该第一延迟控制信号与该第二延迟控制信号分别被传送至该第一延迟回路与该第二延迟回路，进而控制该第一延迟回路与该第二延迟回路的延迟量。

本发明的另一实施例揭露一种延迟锁相方法，该方法用于一延迟锁相回路。该延迟锁相回路包含有一第一延迟回路以及一第二延迟回路，并且，该方法包含：利用该第一延迟回路来延迟一输入信号以产生一第一输出信号；利用该第二延迟回路来对该输入信号除频并且延迟该输入信号，进而产生一第二输出信号，其中该第一输出信号的频率高于该第二输出信号的频率；选择性地检测该第一延迟输出信号与该第二延迟输出信号中的一者以及该输入信号的相位，进而产生一相位检测结果，其中该第一延迟输出信号与该第二延迟输出信号分别依据该第一输出信号与该第二输出信号而产生；以及依据该相位检测结果来产生一第一延迟控制信号与一第二延迟控制信号，其中该第一延迟控制信号与该第二延迟控制信号分别被传送至该第一延迟回路与该第二延迟回路，进而控制该第一延迟回路与该第二延迟回路的延迟量。

由上述实施例可知，两个操作于不同频率的延迟回路将会被运用在同一个延迟锁相回路。操作于较高频率的延迟回路可用来进行初始化，令正向路径延迟得以最小化。此外，由于操作于较低频率的延迟回路于初始化后被使用，进而降低功耗。

附图说明

图1为公知延迟锁相回路的电路图。

图2为本发明的第一实施例的延迟锁相回路的电路图。

图3为本发明的第二实施例的延迟锁相回路的电路图。

图4为本发明的一实施例的延迟锁相方法的流程图。

其中，附图标记说明如下：

100、200                           延迟锁相回路

101、111、109、113                 缓冲器

103、219、225                      延迟线

105、207                           相位检测器

107、209                           延迟控制电路