[发明专利]振荡电路及搭载有振荡电路的电子设备

说明书

技术领域

本发明涉及包括放大电路的振荡电路及搭载有振荡电路的电子设备。

背景技术

在钟表或便携电话等便携设备中，出于该设备的无充电的长时间动作或所搭载的电池的充电频度降低化的要求，更加要求装入有该设备所使用的石英(水晶)振动器(振動子)等压电元件的振荡电路的驱动功率的降低或振荡电路的待机时(振荡电路振荡的状态且无负载状态时)的超低功耗化。

图3是使用石英振动器的典型的振荡电路，具有作为反相放大器的CMOS反相器IV01、连接于CMOS反相器IV01的输入端子XCIN与输出端子XCOUT之间的石英振动器X2、构成连接于CMOS反相器IV01的输入端子XCIN与接地电位的电源端子Vss之间的负载电容Cg的电容元件及构成连接于CMOS反相器IV01的输出端子XCOUT与接地电位的电源端子Vss之间的负载电容Cd的电容元件。

另外，CMOS反相器IV01由CMOS反相器和反馈电阻Rf构成，该CMOS反相器由串联连接于供给电源电压Vdd的第1电源端子与供给接地电位的第2电源端子之间的PMOS晶体管PM11和NMOS晶体管NM11构成。

在CMOS反相器IV01的PMOS晶体管PM11的源极与第1电源端子之间及CMOS反相器IV01的NMOS晶体管NM11与第2电源端子之间，连接有限制激振石英振动器X2的驱动电流的驱动电流调整用电阻元件r1及r2。

近年来要求搭载于便携设备等的振荡电路低功耗化，因此，需要使振荡电路中的石英振动器的驱动电流下降，因此，考虑减小振荡电路中的CMOS反相器的互导Gm。然而，如果减小Gm，则存在着使振荡电路的振荡余量下降的情况。

振荡电路的振荡余量M由下式(1)给出。

M＝|-Gm|/{(ω²Cg·Cd)*(1/R1(max))}＝RL/R1(max)...(1)

ω是振荡频率的角频率，RL是负电阻，R1(max)是石英振动器的有效电阻R1的最大值，要求振荡余量M为5以上的值。

由于石英振动器的有效电阻R1是根据石英振动器的小型化的要求而决定的值，因而不大能够减小。因此，得知：为了即使减小Gm也维持振荡电路的振荡余量M，降低构成外置于CMOS反相器的负载电容的电容器的负载电容值Cg和/或Cd即可。因此，为了实现此，要求振荡电路的石英振动器具有与针对所装入的微计算机等的IC而要求的低功耗化的规格相称的负载电容CL。即，针对作为一直以来使用的石英振动器的负载电容CL的12.5pF，申请人已提出负载电容CL的降低，即低CL化(3pF～5pF)(专利文献1)。

然而，如果减小负载电容CL，则负载电容CL的电容容差和振荡频率的频率偏差Δf的问题变得显著。例如，负载电容CL变化作为通常的电容容差的范围的ΔC(±5％)的情况的振荡频率的稳定性Δf(ppm)，在负载电容CL为12.5pF时，Δc为1.25pF，振荡频率的稳定性Δf成为7.3ppm，在负载电容CL为6pF时，Δc为0.6pF，振荡频率的稳定性Δf成为13.2ppm，在负载电容CL为3pF时，ΔC为0.3pF，振荡频率的稳定性Δf成为20.5ppm。

即，关于负载电容CL(3pF)，频率偏差比现有的12.5pF的情况还大2.8倍，所以为了实现负载电容CL的低电容化(低CL化)，需要提高振荡频率相对于负载电容CL的电容容差的稳定性。

在图4中示出图3中的输入输出端子间XCIN及XOUT间的石英振动器侧的等效电路。负载电容CL串联连接至石英振动器X2，石英振动器表示为这样的电路：电极间电容C0并联连接至等效地表示由于压电效应而产生的机械谐振的电感L1、电容C1、电阻R1的串联谐振电路。另外，在输入输出端子间XCIN及XCOUT间，由于CMOS半导体衬底或信号布线等而存在着各种杂散电容，如果这些(合成)杂散电容为Cs，则如图5所示，负载电容CL成为与和杂散电容Cs串联连接的外部(外置)电容Cg及Cd的并联连接。

因此，成为：

CL＝Cs+Cg*Cd/(Cg+Cd)...(2)。