[发明专利]用于高性能互连的结构和方法

说明书

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种用于高性能互连的结构和方法。

背景技术

在半导体技术中，可以使用各种工艺(包括光刻工艺、离子注入、沉积和蚀刻)在衬底上形成集成电路图案。利用镶嵌工艺来形成多层铜互连，包括垂直互连通孔和水平互连金属线。在镶嵌工艺期间，在电介质材料层中形成沟槽，在沟槽中填充铜或钨，然后应用化学机械抛光(CMP)工艺来去除电介质材料层上的过量金属并对上表面进行平坦化。

随着集成电路(IC)制造前进到先进的技术节点，IC部件尺寸规模缩小到更小的尺寸。例如，沟槽尺寸变得越来越小。因此，这些金属材料的间隙填充能力受限，并且间隙填充质量和可靠性受到挑战。此外，为了获得互连结构的预期性能，间隙填充金属的对应导电性需要更高。因此，互连材料对于进一步改善具有预期性能和可靠性的互连结构来说是瓶颈。于是，需要互连结构的结构及其制造方法来解决上述问题。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种集成电路(IC)结构，包括：衬底，具有形成在其中的IC器件；第一电介质材料层，被设置在所述衬底上并具有形成在其中的第一沟槽；以及第一合成互连部件，被设置在所述第一沟槽中并且与所述IC器件电连接，其中，所述第一合成互连部件包括：第一阻挡层，被设置在所述第一沟槽的侧壁上；第一金属层，被设置在所述第一阻挡层上；以及第一石墨烯层，被设置在所述金属层上。

在该IC结构中，所述第一合成互连部件还包括：第二金属层，被设置在所述第一石墨烯层上；以及第二石墨烯层，被设置在所述第二金属层上。

在该IC结构中，所述第一金属层具有第一厚度；以及所述第二金属层具有小于所述第一厚度的第二厚度。

在该IC结构中，所述衬底包括半导体衬底；所述第一电介质材料层包含氧化硅和低k电介质材料中的至少一种；以及所述第一金属层包含铜和钨中的一种。

在该IC结构中，还包括：蚀刻停止层，被夹置在所述衬底和所述电介质层之间。

在该IC结构中，还包括：第二电介质材料层，被夹置在所述第一电介质材料层和所述衬底之间，具有形成在所述第二电介质材料层中的第二沟槽；以及第二合成互连部件，形成在所述第二沟槽中并与所述第一合成互连部件相接触，其中，所述第二合成互连部件包括：第二阻挡层，被设置在所述第二沟槽的侧壁上；至少一个碳纳米管，被设置在所述第二沟槽中；以及金属材料，被填充在所述第二沟槽中并被所述第二阻挡层围绕，使得所述至少一个碳纳米管嵌入在所述金属材料中。

在该IC结构中，所述第一互连部件是金属线；所述第二合成互连部件是通孔和接触件中的一种；以及所述第一合成互连部件通过所述第二互连部件连接至所述IC器件。

在该IC结构中，所述第二合成互连部件接触所述IC器件的自对准多晶硅化物部件。

在该IC结构中，所述第一阻挡层包含石墨烯。

10.根据权利要求9所述的IC结构，其中

所述第一阻挡层包括所述第一沟槽的侧壁上的氮化钛(TiN)层和所述TiN层上的钌(Ru)层；以及

所述第一石墨烯层被夹置在所述Ru层和所述第一金属层之间。

根据本发明的另一方面，还提供了一种集成电路(IC)结构，包括：半导体衬底，具有形成在其中的IC器件；第一电介质材料层，被设置在所述衬底上并具有形成在其中的沟槽；以及第一合成互连部件，被设置在所述沟槽中并且与所述IC器件电连接，其中，所述第一合成互连部件包括：第一阻挡层，被设置在所述沟槽的侧壁上；至少一个碳纳米管，被设置在所述沟槽中，并且基本上沿着所述沟槽的深度方向定向；以及铜材料，被填充在所述沟槽中并通过所述阻挡层与所述第一电介质材料隔离，使得所述至少一个碳纳米管嵌入在所述铜材料中。

在该IC结构中，还包括：第二电介质材料层，被设置在所述第一电介质材料层上；以及第二合成互连部件，嵌入在所述第二电介质材料层中并与所述第一合成互连部件相接触，其中，所述第二合成互连部件包括：多个金属层，包括接近所述第二电介质材料层的第一金属层；以及多个石墨烯层，每一个所述石墨烯层都被夹置在两个相邻的金属层之间。

在该IC结构中，所述第二合成互连部件还包括：第二阻挡层，被夹置在所述第二电介质材料层和所述第一金属层之间。