[发明专利]容错触发器

说明书

技术领域

本发明涉及存储器电路、集成电路以及用于从存储器电路去除错误的影响的方法。

背景技术

为了确保计算机系统的可靠性，可检测并校正电子存储器结构中存储的数据中的错误。已经通过使用校验位(parity bit)来检测存储器中的错误。校验位是可添加到存储器结构以确保存储器中存储的数据的完整性的位。每当数据被写入到存储器，逻辑电路(例如，校验生成电路)就检查数据并确定高数据状态(例如，“1的”)的数量。基于高数据状态的数量来计算存储器中存储的数据的校验。在偶校验位的情况下，逻辑电路当存储器中的高数据状态的数量是偶数时将计算等于“1”的校验位值，并且当存储器中的高数据状态的数量是奇数时将计算等于“0”的校验位值。也可能具有奇校验位，其中，逻辑电路当存储器中的高数据状态的数量是奇数时将计算等于“1”的校验位值，并且当存储器中的高数据状态的数量是偶数时将计算等于“0”的校验位值。当从存储器回读数据时，逻辑电路回读位并再次确定校验位值(例如，是否存在奇数或偶数数量的位)。校验位值的比较可以检测存储器中的错误。

例如，图1示出了存储器102的框图，该存储器102被配置为在数据被写入到存储器中时的第一时间T₁处以及在从存储器读取数据时的稍后时间T₂处存储包括八个数据位104a至104g和校验位106的数据字节。在时间T₁处，存储器102存储具有奇数个数据值为“1”的位的数据字节(例如，104b、104e、104f)，导致偶校验位106具有值“1”。在时间T₁和时间T₂之间，发生使存储器元件104d中存储的数据位的值从“0”变为“1”的事件。所以，在稍后时间T₂处，存储器102′存储具有偶数个数据值为“1”的位的数据字节(例如，104b、104d、104e、104f)，导致偶校验位106具有值“0”。因为在时间T₁处校验位106的值不同于时间T₂处校验位106的值，所以在存储器中存在错误。

校验位可容易地检测单个位错误，但是使用校验位来校正数据(例如，如海明编码方案(Hamming-Code schemes)中所做的)要求集成电路的硬件和能耗大大增加，所以是不令人满意的。可替代地，可通过多数决策器或表决器的实现来检测和校正数据。然而，这种方法也会使用大芯片面积并耗费大量电力。

发明内容

为此，本发明提出了一种存储器电路，包括：多个存储器元件对，各自被配置为存储数据单元，其中，各个存储器元件对包括第一存储器存储元件和第二存储器存储元件；以及校验位比较逻辑，被配置为基于写入到多个存储器元件对的数据计算第一校验位并且基于从第二存储器存储元件读取的数据计算实时的第二校验位，存储第一校验位，并且基于所存储的第一校验位和实时的第二校验位之间的关系生成提供至一个以上选择电路的控制信号，其中，如果关系指示在第二存储器存储元件中不存在错误，则控制信号使一个以上选择电路选择性地从该第二存储器存储元件输出数据，或者如果关系指示在第二存储器存储元件中存在错误，则控制信号使一个以上选择电路选择性地从第一存储器存储元件输出数据。

其中，校验位比较逻辑可以包括：第一校验生成电路，被配置为基于写入到多个存储器元件对的数据计算第一校验位；校验位存储器存储元件，被配置为存储第一校验位；第二校验生成电路，被配置为基于从第一存储器存储元件读取的数据计算实时的第二校验位；以及控制单元，被配置为接收所存储的第一校验位和实时的第二校验位，并且执行第一校验位与第二校验位之间的比较以确定第一校验位和第二校验位之间的关系。

其中，控制单元可以包括XOR逻辑门。

其中，各个选择电路可以包括多路复用器，改多路复用器被配置为基于控制信号选择性地从第一存储器存储元件或第二存储器存储元件输出数据。

其中，存储器电路的组件可以包括在单个集成芯片布局标准单元内。

其中，存储器电路的组件可以被分为多于一个集成芯片布局标准单元。

其中，第一存储器存储元件和第二存储器存储元件可以包括触发器。

其中，多个存储器元件对可以包括第一存储器元件对和第二存储器元件对，并且，其中，校验位比较逻辑可以空间上被设置在第一存储器元件对与第二存储器元件对之间的位置处。

其中，多个存储器元件对可以预定最小距离隔开。