[发明专利]高速测试电路与方法

权利要求书

1.一种高速测试电路，其接收自一测试仪而来的测试仪频率，并对一待测电路进行测试，其特征在于，包含：

一倍频电路，其接收自该测试仪频率，产生N倍频率的频率输出，其中N为正实数；

一测试频率产生器，其根据倍频电路的输出及测试仪频率，产生一测试频率，此测试频率在低频与高频之间切换；

一测试讯号产生器，其根据该测试频率而操作，此测试讯号产生器产生测试讯号，以供传送给待测电路；以及

一比较电路，其根据待测电路对测试讯号的响应讯号，产生比对结果，

其中，此高速测试电路在高频测试频率下对待测电路进行高速测试，而在低频测试频率下执行低速动作。

2.如权利要求1所述的高速测试电路，其中，在低频时该测试频率与测试仪频率的频率相同，在高频时该测试频率与N倍频率的频率相同。

3.如权利要求1所述的高速测试电路，其中，该比较电路产生并列的多位比对结果，且所述高速测试电路更包含有一逻辑电路，与该比较电路耦接，以对并列的多位比对结果作逻辑运算，产生测试结果。

4.如权利要求1所述的高速测试电路，其中，该N值为固定，或为一由所述高速测试电路内部或外部设定的参数。

5.如权利要求1所述的高速测试电路，其中，该测试频率产生器产生第一测试频率与第二测试频率，两者间具有一可调整的延迟，且该测试讯号产生器根据该第一测试频率而产生测试讯号，但该测试讯号根据第二测试频率而取样入该待测电路。

6.如权利要求5所述的高速测试电路，其中，该倍频电路产生第一与第二N倍频率的频率，两者间具有可调整的延迟，且该测试频率产生器根据该第一与第二N倍频率的频率而产生所述第一测试频率与第二测试频率。

7.如权利要求5或6所述的高速测试电路，其中，该延迟由一外部输入的参数予以设定。

8.如权利要求5所述的高速测试电路，其中，该测试讯号产生器将所产生的测试讯号传送给该待测电路中的一闩锁电路，且该闩锁电路根据第二测试频率而进行取样操作。

9.如权利要求5所述的高速测试电路，其中，该待测电路根据第一测试频率而将响应讯号传送给比较电路。

10.如权利要求1所述的高速测试电路，其中，该测试频率产生器接收一外部命令，并将其转换为高频。

11.如权利要求1所述的高速测试电路，其中，该高速测试电路与该待测电路整合于同一芯片中。

12.如权利要求1或11所述的高速测试电路，其中，该待测电路为随机动态存取内存，其测试频率在行操作时为低频，在列操作时为高频。

13.如权利要求1所述的高速测试电路，其中，该测试讯号产生器产生的该测试讯号包含多个重复出现的数据串；该比较电路确认该响应讯号是否按照该测试讯号中数据串重复出现的规则而呈现数据内容，从而产生该比对结果。

14.一种高速测试方法，用以对一待测电路进行测试，其特征在于，该方法包含：

接收自一测试仪而来的测试仪频率；

根据该测试仪频率，产生N倍频率的频率，其中N为正实数；

根据该N倍频率的频率及测试仪频率，产生一测试频率，此测试频率在低频与高频之间切换；

根据该测试频率的频率产生测试讯号；

传送测试讯号给待测电路，以获得待测电路对测试讯号的响应讯号；以及

根据响应讯号，产生比对结果。

15.如权利要求14所述的高速测试方法，其中，在低频时该测试频率与测试仪频率的频率相同，在高频时该测试频率与N倍频率的频率相同。

16.如权利要求14所述的高速测试方法，其中，该比较测试讯号与响应讯号的步骤，产生多个并列的比对结果，且方法更包含：对并列的多个比对结果作逻辑运算，产生测试结果。

17.如权利要求14所述的高速测试方法，其中，还包含：设定该N值。

18.如权利要求14所述的高速测试方法，其中，该产生测试讯号的步骤产生第一测试频率与第二测试频率，两者间具有一可调整的延迟，且该产生测试讯号的步骤根据第一测试频率而产生测试讯号，但该传送测试讯号给待测电路的步骤根据第二测试频率而传送测试讯号。