[发明专利]一种集成电路及对集成电路中总线状态进行监控的方法

说明书

技术领域

本发明涉及电子监控领域，更具体的说，是涉及一种集成电路及对集成电路中总线状态进行监控的方法。

背景技术

为了保证电子设备的正常运行及调试，减少电子设备在开发过程中的设计验证时间，工作中常常需要对其内部电路的工作状态进行实时监控。

现有技术中，对电子设备内部电路工作状态的实时监控主要有两种方式，一种是通过控制CPU(中央处理单元)读取工作状态信息，并上报至观测器件；一种是将各电路器件信号连接至芯片管脚，通过观测管脚电压分析内部工作状态。其中，第一种方式的工作过程可参见图1，如图所示，A为和B具有相似结构的电路器件，总线1是第一级总线的下一级总线，用于将数据上报至第一级总线上，总线3则将数据上报至总线2，采用逐级上报，并由第一级发往处理器；该现有技术一获取内部电路工作状态的方法中，工作状态数据的读取都需要CPU控制，工作状态数据的传输也都需要通过总线1。第二种方式的工作过程可参见图2，如图2所示，现有技术二获取内部电路工作状态的方法，是将电路器件的信号连接至芯片管脚上，通过观测芯片管脚上的电压来判断该管脚所连接的电路器件的工作状态，每一级总线都与芯片管脚存在接口。

然而，现有技术一所采用的方法，在系统需要频繁访问内部状态的情况下，CPU和总线1就会非常繁忙，整体影响系统性能；而现有技术二所采用的方法，由于受到芯片管脚数量的限制，访问的内部电路工作状态的种类也就有很大限制。

发明内容

有鉴于此，本发明实施例提供了一种集成电路及对集成电路中总线状态进行监控的方法，以获取内部电路工作状态，减轻总线负担并避免由芯片管脚数量造成的限制。

为实现上述目的，本发明提供如下技术方案：

一种集成电路，包括：

处理器、主总线、多个分支总线、多个状态检测器、顶层监测器和接口；

所述多个分支总线通过所述主总线耦合至所述处理器；

所述主总线用于将来自多个分支总线的数据传输至所述处理器；

所述处理器用于进行数据处理；

多个状态检测器中的每一个状态检测器分别耦合至所述多个分支总线中的一个总线上，分别用于读取与所述每个状态检测器耦合的分支总线上的状态数据，并将所述状态数据上传至顶层监测器；

所述顶层监测器，用于收集来自每个状态检测器的所述状态数据，并将所述状态数据通过所述接口输出。

一种对集成电路中总线状态进行监控的方法，包括：

多个状态检测器分别读取与所述多个状态检测器中每个状态检测器耦合的一个分支总线上的状态数据；

顶层监测器收集来自每个状态检测器的所述状态数据，并将所述状态数据通过接口输出；

其中，所述分支总线通过主总线耦合至处理器；

所述主总线用于将来自所述分支总线的数据传输至所述处理器；

所述处理器用于进行数据处理。

经由上述的技术方案可知，与现有技术相比，本发明实施例公开了一种集成电路及一种对集成电路中总线状态进行监控的方法，所述集成电路包括处理器、主总线、多个分支总线、多个状态检测器、顶层监测器和接口，所述多个分支总线通过所述主总线耦合至所述处理器，所述主总线将来自多个分支总线的数据传输至所述处理器，所述多个状态检测器中的每一个状态检测器分别耦合至所述多个分支总线中的一个总线上，分别读取与所述每个状态检测器耦合的分支总线上的状态数据，并将所述状态数据上传至顶层监测器，所述顶层监测器收集来自每个状态检测器的所述状态数据，并将所述状态数据通过所述接口输出。上述集成电路及对集成电路总线状态监控的方法，利用空闲的底层通路，即分支总线来读取本身的状态数据，再将多个分支总线读取的状态数据汇总并发往接口，减轻了总线负担并避免由芯片管脚数量造成的限制。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术一获取电子设备内部电路工作状态的方法示意图；

图2为现有技术二获取电子设备内部电路工作状态方法示意图；

图3为本发明实施例公开的集成电路布局示意图；

图4为本发明实施例公开的状态检测器结构示意图；

图5为本发明实施例公开的顶层监测器结构示意图；