[发明专利]存储器的操作方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种存储器及其操作方法。

背景技术

随着存储技术的不断发展，目前发展出了众多类型的存储器，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪存)等等。

大多数半导体存储器包括多种类型的电路，例如存储电路和外围电路。典型的闪存包括存储单元阵列，这些存储单元阵列具有很多排列成块的存储单元。每个存储单元被制造成具有控制栅和浮栅的场效应晶体管。浮栅用于保留电荷，并且通过薄氧化层与包含在衬底中的源极和漏极区域分离。这种存储单元能够执行各种操作，包括编程、读取、擦除等。例如，将电子从漏区域穿过氧化层射入到浮栅上，使存储单元电性充电。在擦除操作中，利用现有方法将电子穿过氧化层隧穿到栅极，从而将电荷从浮栅中移除。由此，存储单元中的数据由浮栅上是否存在电荷决定。

图1示出了现有技术的一种存储器件的结构示意图，参考图1，所述存储器件包括两个存储单元M1和M2，形成于P型半导体衬底100上；所述半导体衬底100中形成有N型的第一扩散区120和第二扩散区130，所述第一扩散区120是由两个存储单元M1和M2共用的公共源极区，第二扩散区130是漏极区；所述存储单元M1和M2相对于第一扩散区120(即公共源极区)具有镜像结构。

具体地，每个存储单元M1、M2分别包括：位于所述第一扩散区120和第二扩散区130之间的沟道区140、浮栅150、控制栅160、栅极绝缘层170、形成于浮栅150上的多氧化物层180以及绝缘氧化层190。

其中，浮栅150为电隔离的栅电极，位于所述第一扩散区120和第二扩散区130之间的半导体衬底100上，并且所述浮栅150的第一侧与所述第一扩散区120部分重叠；控制栅160，位于所述浮栅150的第二侧与所述第二扩散区130之间的半导体衬底100上；绝缘氧化层190，位于所述控制栅160与所述浮栅150的第二侧之间并覆盖所述浮栅150的一个侧壁和沟道区140的一部分；栅极绝缘层170，位于所述浮栅150与半导体衬底100之间以使得所述浮栅150、控制栅160与半导体衬底100绝缘；多氧化物层180通过硅的局部氧化(LOCOS)工艺形成于浮栅150上。

在一种常规设计中，每个控制栅160均是沿行方向(如图1所示的A-A'方向)延伸的字线(WL，图1中未示出)且沿着行共同连接到每个存储单元。层间介质层110形成于存储单元M1和M2的上方。公共源极线220通过接触栓塞210连接至第一扩散区120(公共源极区)，所述公共源极线220沿着与控制栅160(即字线)相同的方向延伸。第二扩散区130(漏极区)上形成有连接节点(图1中未示出)，所述连接节点通过位线BL连接，且沿列方向(如图1中所示的B-B'方向)延伸。

在图1所示的存储器件结构中，存储单元M1、M2中的两个连接节点共同连接至同一条位线BL，从而使得存储单元M1、M2共用同一条位线。在这种结构中，利用分开的字线对存储单元M1和M2分别进行编程操作。这使得与被编程(选中)子存储单元相同列/相同行/对角位置的其他子存储单元容易产生串扰。

发明内容

本发明解决的问题是提供一种存储器，以有效地降低存储单元在编程操作时的串扰。

为解决上述问题，本发明提供一种存储器，所述存储器包括包含多个共源极存储单元的存储单元阵列，所述多个共源极存储单元分别包括两个子存储单元，各个子存储单元分别对应一条位线，并且各条位线的电性独立。

可选地，共源极存储单元的两个子存储单元共用一条字线。

可选地，在存储单元阵列的列方向上相邻的共源极存储单元中相邻的两个子存储单元之间共用一条位线。

可选地，在存储单元阵列的行方向上相邻的两列共源极存储单元与位线的连接方式呈镜像对称。

可选地，在存储单元阵列的行方向上相邻的两列共源极存储单元与位线的连接方式相同。

可选地，所述存储器还包括多条共源极线，所述多条共源极线均相互电连接。

可选的，所述存储器还包括多条共源极线，共源极的两个子存储单元共用一条共源极线，且所述多条共源极线之间电性独立。

可选地，所述存储器包括多晶硅存储器、SONOS存储器或纳米晶体存储器。