[发明专利]基于负微分电阻特性的SET/CMOS反相器

说明书

技术领域

本发明涉及一种基于负微分电阻特性的SET/CMOS反相器。 

背景技术

当MOS管的特征尺寸随着摩尔定律的发展进入100nm以后，其可靠性及电学特性由于受到量子效应的影响面临着诸多的挑战。单电子晶体管（single-electron transistor, SET）作为新型的纳米电子器件，有望成为MOS管进入纳米领域后的有力替代者。SET由库仑岛、栅极电容及两个隧穿结构成，主要通过栅极电压控制电子隧穿而形成电流，具有超小的尺寸和极低的功耗。此外，单电子晶体管还具备独特的库仑阻塞振荡特性及较高的电荷灵敏度等特性，能有效地降低电路的复杂程度。但是，由于SET具有较高传输延迟、较低输出电平的缺点，仅由SET构成的传统电路并不能获得所需的性能，且无法与目前成熟的大规模集成电路相兼容。对于传统的单电子反相器，其输出摆幅从几毫伏到几十毫伏，无法驱动下级电路，并且传输延迟也远高于CMOS反相器。这主要是由于SET通过电子隧穿来实现电流传递，限制了SET漏源电流的大小，增大了电路的传输延迟；并且为了实现库仑阻塞，SET的漏源电压必须处于一个较低的固定值，限制了SET的输出摆幅。一种有效的解决方案是利用MOS管的高增益、高输出阻抗及大的电压摆幅的特点与SET相结合，使电路同时具备两者的优点。但是，目前提出的混合SET/CMOS反相器具有较高的传输延迟及无法实现输出电压全摆幅的缺点，限制了其应用范围。

发明内容

本发明的目的是提供一种基于负微分电阻特性的SET/CMOS反相器，在具有较低功耗的同时，能够实现输出电压全摆幅以及较低的传输延迟。

本发明采用以下方案实现：一种基于负微分电阻特性的SET/CMOS反相器，其特征在于：包括一单电子晶体管SET、一PMOS管以及一NMOS管，其中单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，所述NMOS管的漏极与所述PMOS管的漏极连接，该NMOS管的源极接地。

在本发明一实施例中，所述单电子晶体管SET与PMOS相连产生的负微分电阻特性与NMOS管的电流-电压特性构成两个单稳态点，实现反相功能，该单电子晶体管SET的主要参数包括：隧穿结电容C_d和C_s，隧穿结电阻R_d和R_s，栅极电容C_g和C_ctrl；其中，隧穿结的充电能必须大于环境温度引起的热涨落，即E_c=e²/2C_Σ>>k_BT，式中：E_c为隧穿结的充电能；C_Σ=C_g+C_ctrl+C_d+C_s为单电子晶体管的总电容；e为元电荷；k_B为玻尔兹曼常数；T为环境温度；隧穿结的电阻必须大于量子电阻（即R_d，R_s>>R_Q=h/e²≈25.8 KΩ，R_Q为量子电阻，h为普朗克常量）。该单电子晶体管SET的漏源两端电压V_ds必须满足|V_ds|<e/C_Σ，其中，C_Σ为总电容，e为元电荷。