[发明专利]离散傅立叶变换/逆离散傅立叶变换处理方法及处理器

说明书

技术领域

本发明涉及通信领域，具体而言，涉及一种离散傅立叶变换(Discrete Fourier Transform，简称为DFT)/逆离散傅立叶变换(Inverse Discrete Fourier Transform，简称为IDFT)处理方法及处理器。

背景技术

DFT广泛应用于数字信号处理领域，数字信号处理(Digital Signal Processing，简称为DSP)器的出现，使实时数字信号处理成为可能，但如何实现更快速的DFT处理器仍然是硬件电路设计人员的努力目标。对于LTE系统这种标准化的新一代无线通信技术，其上行链路采用单载波频分复用多址接入(Signal Carrier Frequency Division Multiple Access，简称为SC-FDMA)方案，下行链路采用正交频分多址接入(Orthogonal Frequency Division Multiple Access，简称为OFDMA)方案。其中，SC-FDMA是一种基于傅立叶变换扩展的正交频分复用(DFT-S OFDM)多址接入方案。在LTE基站系统芯片物理层的上行业务信道(Physical Uplink Shared Channel，简称为PUSCH)处理中，针对每个用户的信道估计、频偏估计、均衡解调等算法，都要涉及到DFT、IDFT变换。为了保证实现的可靠性，提高数据的吞吐量，高精度，高速的DFT变换处理器成为无线类芯片的追求目标。

业界大多采用快速傅里叶变换(Fast Fourier Transform，简称为FFT)来实现DFT变换，但FFT的局限性在于它只能处理长度为N＝2x(x是正整数)的数据，对于像EUTRAN/LTE这样的不能满足N＝2x的系统，如果要求准确的N点DFT，可以采取办法使其满足N＝2x；也可以采用直接DFT算法；若N是一个复合数，它可以分解成一些因子的乘积，则可以使用混合基FFT算法。

专利CN200810239910.X公开了一种DFT/IDFT的快速计算方法，该方法包括：将待变换的比特序列补零，使补零后的序列长度符合FFT/IFFT处理器的处理范围；利用FFT/IFFT处理器对补零后的序列进行FFT/IFFT计算，并按照由补零前和补零后的序列长度确定的采样位置对FFT/IFFT计算结果序列进行时域/频域重采样；将重采样结果作为DFT/IDFT的结果序列输出。该方法看似简单，但对补零前后的变换数据要进行重采样，也增加了实现难度，而且这种做法也引入了噪声，降低了精度，有可能带来性能的损失。

在进行不规则点数的DFT变换时，如果采用混合基的实现算法，由于各个基之间并行路数的差异，再加上上一级基单元的输出是下一级的输入，涉及到数据的重排序，而相关技术中也未对数据的变换过程给出指示。

通过相关技术可以看出，传统的实现方案中，由于LTE需要支持34种变换序列，造成运算过程中时延较大，且消耗资源多。尤其在极大点数序列和极小点数序列处理时，占用资源多，导致时延增大，进而压缩了后续链路的处理时间，给系统带来了极大风险。

发明内容

本发明提供了一种DFT/IDFT处理方法及处理器，以至少解决相关技术中在进行DFT/IDFT处理数据时，时延较大，进而压缩了后续链路的处理时间，给系统带来了很大风险的问题。

根据本发明的一个方面，提供了一种DFT/IDFT处理方法，包括：将待变换的采样序列按照12点变换进行DFT/IDFT处理。

优选地，将待变换的采样序列按照12点变换进行DFT/IDFT处理包括：将所述采样序列做12路并行累加处理，以实现与第一系数矩阵的左乘；将经过并行累加处理后的采样序列做虚数乘法运算，以实现与第二系数矩阵的左乘；将经过虚数乘法运算的采样序列进行3路并行累加处理，以实现与第三系数矩阵的左乘。

优选地，将经过虚数乘法运算的采样序列进行3路并行累加处理之后，还包括：对累加处理后的采用序列进行块浮点检测，并按输出矩阵的顺序特性调整成自然序。

优选地，将待变换的采样序列按照12点变换进行DFT/IDFT处理之前，还包括：判断所述待变换的采样序列是否为12点变化，如果否，则将所述采样序列按照混合基实现算法进行DFT/IDFT处理。

优选地，所述混合基至少包括以下之一：基2、基3、基4和基5。

优选地，所述混合基实现算法中采用的为蝶形运算，旋转因子为0度至45度。

优选地，所述采样序列的输入、输出以及中间结果均采用交织写入和跳址读取的方式。