[发明专利]一种高效低延时并行钱搜索方法和装置

说明书

技术领域

本发明涉及数字通信领域，尤其涉及一种高效低延时并行钱搜索方法和装置，可广泛地用于纠错码解码技术。

背景技术

纠错码技术在数据通信、数据存储等方面应用广泛，现在常见的纠错码有：RS(Reed-Solomon，里德-所罗门)码、BCH码、海明码，其中：海明码由于码距较小，只能纠正一位错误；RS码、BCH码可以进行多比特纠错，因而应用十分广泛。在RS码、BCH码等纠错码的解码过程中，需要根据错误位置多项式(以下简称错误多项式)，利用钱搜索找到错误码发生的位置。

钱搜索算法是通过遍历码块中的所有位置，最终确定错误发生的位置。钱搜索算法，即对于接受码多项式r(x)＝r₀+r₁x…+r_n-1x^n-1 进行逐比特译码，其中，在伽罗华域GF(2^m)中n＝2^m-1。为了译r_n-1，译码器检验α^n-1是否是错误位置数，也就是检验它的倒数α是不是错误位置多项式σ(x)的根。如果α是σ(x)的根，则有σ₀+σ₁α+σ₂α²+…+σ_tα^t＝0，其中t为错误位置多项式的阶。由此，译码器要构造σ₁α，σ₂α²，…，σ_tα^t，然后再判断他们的和是不是等于σ₀。一般地，如需要要译r_n-i，就要检验αⁱ是不是满足σ₀+σ₁αⁱ+σ₂(αⁱ)²+…+σ_t(αⁱ)^t＝0；根据伽罗华域的加法计算规则，也就是检验是否满足σ₁σ+σ₂σ²+…+σ₂σ²＝σ₀。

传统的钱搜索方法需要逐位搜索检验，具体采用串行处理的方式，也即一个时钟周期只能处理一个bit的数据，一般软件解码系统等对速度要求不高的应用系统多采用这种方法。但对于数据传输率要求高的数据通信系统而言，这严重地制约了传输速度。

为了提高数据的传输速率，文献“10-and 40-Gb/s Forward Error Correction Devices for Optical Communications-By Leiei Song，Meng-Lin Yu and Michael S.Shaffer”提到了一种并行钱搜索方法。该方法采用级联乘法器实现并行钱搜索，对于GF(2^m)域的二进制BCH码(n，k)(n＝2^m-1)而言，其从最高位r_n-1(n＝2^m-1)开始进行并行钱搜索。该方法虽然做到了并行钱搜索，相比于传统的串行钱搜索电路提高了效率，但是由于其采用级联乘法器的方式，并行度越大，级联的乘法器越深，因而电路的关键路径延时就越大，由此不适用于高并行度的钱搜索要求。

为了解决此问题，论文“Small Area Parallel Chien Search Architectures for Long BCH Codes-By Yanni Chen and Keshab K.Parhi”公布了一种新的并行钱搜索方法。该方法增加的乘法器相对独立，并没有级联，从而可使电路关键路径的延时固定，不受并行度的影响。同时，该电路兼容性好，适用于同一域下的任意缩短码。但是，此钱搜索方法和之前的钱搜索方法一样，仍然是从高位r_n-1(n＝2^m-1)开始进行译码的，其搜索周期长。例如，若对于1K信息进行二进制BCH码的编译码，为了满足BCH码的码字长度2^m-1，采用GF(2¹⁴)域并采用32位并行计算方式时，若完成一个码字的钱搜索就需要2¹⁴/32＝512个时钟周期，故同样不能满足实时解码纠错的要求。