[发明专利]双绞线上实现百米以上无误码传输的方法有效
申请号: | 201210045500.8 | 申请日: | 2012-02-27 |
公开(公告)号: | CN102611529A | 公开(公告)日: | 2012-07-25 |
发明(设计)人: | 丁云峰;刘旭 | 申请(专利权)人: | 福建三元达通讯股份有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 福州元创专利商标代理有限公司 35100 | 代理人: | 蔡学俊 |
地址: | 350003 福建*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 双绞线 实现 百米 以上 无误 传输 方法 | ||
技术领域
本发明涉及通信技术领域,特别是一种双绞线上实现百米以上无误码传输的方法。
背景技术
以太网双绞线的布线资源随着有线互联网的不断发展,至今已经如同电话线一般普及,但光纤资源在一些比较早期的社区建筑物内并没有预先布置,使得多业务无线覆盖系统的布局受到很多限制,需要增加光纤布线的投入,减缓了布网速度并提高了布网成本。而利用已经布局完成的备用以太网双绞线资源,可以在不做大的修改就能实现多种无线通讯的信号覆盖。即能迅速组网,又能合理利用其备用的资源,减少资源浪费。然而传统的serdes+驱动增强芯片放大传输信号来满足远距离传输,1是产品因为阻抗匹配等问题,其生产一致性比较差,生产成本高;2是产品的性能也无法满足百米的千兆无误码传输要求。
发明内容
本发明的目的是提供一种双绞线上实现百米以上无误码传输的方法。
本发明采用以下方案实现:一种双绞线上实现百米以上无误码传输的方法,其特征在于:在使用双绞线作为传输媒介的数据传输系统中,使用千兆以太网PHY芯片作为物理底层,采用FPGA作为协议处理器,将上层CPRI协议的基本帧长度从16变成40个字节,每个基本帧的帧头控制字部分由2个字节改为4个字节,然后每128个基本帧组成一个超帧,以伪装成IEEE802.3数据包实现数据传输系统中主控端与客户端的数据传输。
在本发明一实施例中,进一步包括将系统的工作基准时钟修改成符合IEEE802.3标准的结构。
在本发明一实施例中,还包括客户端的时钟恢复与同步,通过独立的时钟芯片将PHY从接收数据中恢复出一个稳定的时钟作为参考,控制压控晶振输出相位一致的时钟,并且通过分频器输出各种频率的同源时钟信号,驱动客户端系统中的各个组成部分。
在本发明一实施例中,所述的协议处理器和PHY芯片之间采用SGMII或者GMII接口连接。
在本发明一实施例中,还包括对所述PHY芯片的供电电路进行独立分割。
本发明利用PHY芯片实现抗干扰能力强,传输距离远的脉冲幅度调制(PAM-5)的编码,在CAT-5双绞线上实现百米以上的无误码传输。
附图说明
图1是本发明系统架构原理框图。
图2是802.3以太网帧结构示意图。
图3是CPRI协议的数据包结构示意图。
图4是CPRI伪装成IEEE802.3数据包的结构示意图。
图5是图1中近端机时钟电路原理示意图。
图6是图1中主控端时钟电路原理示意图。
图7是图1中客户端时钟电路原理示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
本实施例提供一种双绞线上实现百米以上无误码传输的方法,在使用双绞线作为传输媒介的数据传输系统中,使用千兆以太网PHY芯片作为物理底层,采用FPGA作为协议处理器,将上层CPRI协议的基本帧长度从16变成40个字节,每个基本帧的帧头控制字部分由2个字节改为4个字节,然后每128个基本帧组成一个超帧,以伪装成IEEE802.3数据包实现数据传输系统中主控端与客户端的数据传输。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福建三元达通讯股份有限公司,未经福建三元达通讯股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210045500.8/2.html,转载请声明来源钻瓜专利网。