[发明专利]移位暂存器及显示装置

说明书

技术领域

本发明是关于一种移位暂存器及显示装置。

背景技术

平面显示装置由于其轻薄、低耗电等优点，已广泛应用于通讯、信息及消费性电子等产品上。一般而言，平面显示装置包含一显示面板、一扫描驱动电路及一数据驱动电路。其中扫描驱动电路具有一移位暂存器，其是用以传输扫描驱动信号，以依序驱动与移位暂存模块电连接的多条扫描线。

图1A及图1B分别是现有单一型态(以N-type为例)薄膜晶体管的移位暂存器的电路及其信号的示意图。从图1A可以发现晶体管T5′的栅极(节点X′)电压于操作阶段I及II分别为VGH-Vt__T1及2*VGH-VGL-Vt__T1。其中，Vt__T1为晶体管T1′的临界电压值(threshold voltage)，亦即晶体管T5′的栅极电压与晶体管T1′的Vt值相关。因此，长时间操作造成晶体管临界电压值Vt升高可能造成现有电路的晶体管开关动作异常导致电路失效。

另外，现有电路的晶体管T5′的栅极(节点X′)可能的漏电流路径如图1A所示(存在于晶体管T4′及晶体管T1′)，而晶体管元件的漏电流的大小将影响节点X电压。图2是晶体管元件(以N-type为例)于不同漏极-源极偏压下(V_DS＝0.5，V_DS＝10)的漏极-源极电流(I_DS)与栅极-源极偏压(V_GS)的曲线图。可以发现，相同的V_GS情况下，V_DS愈大则晶体管元件的漏电流大小亦愈大。而由图1B的信号图可以发现于操作阶段II，晶体管T1′及T4′的V_DS均为2*(VGH-VGL)-Vt__T1。若以VGH＝15V，VGL＝-5V，Vt__T1＝5V代入计算，此V_DS相当于35V，实属相当高的值。其漏电流于此操作条件下可能导致现有电路的节点X′的电位无法保持而使晶体管T5′无法于操作阶段II正常输出一高准位。

发明内容

有鉴于上述课题，本发明的目的为提供一种能够解决现有问题而提升效能的移位暂存器及显示装置。

为达上述目的，依据本发明的一种移位暂存器具有多级移位暂存模块串联连接。至少其中一级移位暂存模块包含一拉高单元、一拉高控制单元、一拉低控制单元以及一拉低单元。拉高单元与一拉高栅极节点以及一输出节点电连接，并依据一第一时钟信号(clock signal)以及拉高栅极节点的电压而作动。拉高控制单元与拉高栅极节点与输出节点电连接，并依据一重置信号与一耦合信号而作动，拉高控制单元的一第一临限电压补偿单元连接重置信号与耦合信号，并与拉高栅极节点电连接。拉低控制单元与拉高控制单元电连接，并依据重置信号、耦合信号以及一第二时钟信号而作动。拉低单元与拉高单元电连接，并经由一拉低栅极节点与拉低控制单元电连接。

在一实施例中，第一临限电压补偿单元包含一第一补偿晶体管、一第一晶体管以及一第一补偿电容。第一补偿晶体管的一第一端、第一补偿电容的一第一端以及第一晶体管的一第一端及一栅极端经由一第一共通节点电连接。第一补偿晶体管的一栅极端连接重置信号，第一补偿电容的一第二端连接耦合信号。第一晶体管的一第二端与拉高栅极节点电连接。

在一实施例中，第一晶体管的第二端经由拉高栅极节点与一第四晶体管电连接。第四晶体管的一栅极端与拉低栅极节点电连接。第四晶体管的一第一端与拉高栅极节点电连接。

在一实施例中，拉高控制单元更包含一偏压降低单元(bias reducing unit)，其与输出节点以及第一共通节点电连接，并经由一节点与第四晶体管的一第二端电连接。

在一实施例中，拉高单元包含一第五晶体管，第五晶体管的一栅极端与拉高栅极节点电连接，第五晶体管的一第一端连接该第一时钟信号，第五晶体管的一第二端与输出节点电连接。

在一实施例中，重置信号的高准位提前耦合信号的高准位一相位差。

在一实施例中，拉低控制单元具有一第二临限电压补偿单元，第二临限电压补偿单元连接重置信号与第二时钟信号，并经由拉低栅极节点与拉低单元电连接。