[发明专利]具有熔丝电路的半导体集成电路和熔丝电路的驱动方法

说明书

相关申请的交叉引用

本申请要求2011年11月28日提交的韩国专利申请No.10-2011-0125384的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体集成电路设计技术，更具体而言涉及一种半导体集成电路的熔丝电路。

背景技术

半导体集成电路包括具有相同图案的电路，并且在半导体集成电路中设置有冗余电路，使得即使一些电路因为工艺变化而未通过测试，半导体集成电路仍能够正确地运行。

具体地，在半导体存储器件中，在一个芯片中集成了大量的存储器单元。如果存储器单元中有任何一个是未通过测试的存储器单元，则相应的存储器芯片就被视为是缺陷产品，不能正确运行。

随着半导体集成电路高度集成，以有限的尺寸在芯片中集成了越来越多的存储器单元。就此，当任何一个单元是未通过测试的存储器单元、且整个存储器芯片被视为是缺陷产品时，要丢弃的存储器芯片的数量将显著地增多，为此，不能经济有效地批量生产半导体存储器件。

为了解决此问题，现有的半导体存储器件包括熔丝电路和冗余单元阵列。熔丝电路包括多个熔丝，且每个熔丝具有金属线的形状，根据熔丝是否熔断而在修复工艺中用冗余单元替换未通过测试的存储器单元。冗余单元阵列和熔丝电路在半导体制造工艺期间形成。用冗余单元替换未通过测试的存储器单元的修复工艺被执行为利用激光束选择性地将由金属线形成的熔丝切断。

即使在熔丝被熔断后，也可能出现故障，因为切断的熔丝可能由于金属离子的电学和化学迁移现象而重新连接。一般将这种故障称为强加速应力测试(HAST)故障。当用铜替代铝作为形成金属线的材料时，经常出现HAST故障。HAST故障主要发生于在高温、高电压和100％湿度的条件下测试可靠性的时候。

尽管在使用铜用于半导体集成电路的制造以实现高速操作时会出现HAST故障，但是在使用铝或其它材料的情况下也可能发生HAST故障。由于在修复工艺中HAST故障是在熔丝被熔断之后出现的，因此可能难以发现和修复HAST故障。HAST故障是使半导体集成电路的生产率和可靠性恶化的一个因素。

图1A和图1B是说明半导体集成电路的现有熔丝电路的图，其中图1A示出包括未被熔断的熔丝的半导体集成电路，而图1B示出包括被熔断的熔丝的半导体集成电路。

参见图1A，半导体集成电路的现有熔丝电路包括NMOS晶体管MN0、PMOS晶体管MP0、熔丝FUSE、反相器IV0和另一个NMOS晶体管MN1。NMOS晶体管MN0具有与接地电压VSS连接的源极、与感测节点A连接的漏极、以及接收熔丝感测信号FSE的栅极。PMOS晶体管MP0具有与电源端子VDD连接的源极、与节点B连接的漏极、以及接收熔丝感测信号FSE的栅极。熔丝FUSE连接在节点B与感测节点A之间。反相器IV0具有与感测节点A连接的输入端子、以及用于将输出信号HIT输出的输出端子。NMOS晶体管MN1具有与接地电压VSS连接的源极、与感测节点A连接的漏极、以及接收输出信号HIT的栅极。

NMOS晶体管MN1与反相器IV0一起构成反相锁存器。

下面将描述图1A和图1B所示的熔丝电路的操作。图2A示出包括未被熔断的熔丝的半导体集成电路，而图2B示出包括被熔断的熔丝的半导体集成电路。

首先，熔丝感测信号FSE处于逻辑低电平，然后在感测节点A的初始化时间段中转变为逻辑高电平。因此，NMOS晶体管MN0导通并将感测节点A放电，将感测节点A放电的结果是，输出信号HIT以逻辑高电平输出。构成锁存器的NMOS晶体管MN1导通，使得感测节点A的状态被保持。

之后，当熔丝感测信号FSE被使能为逻辑低电平时，NMOS晶体管MN0关断，PMOS晶体管MP0导通。这里，由用于保持初始状态的NMOS晶体管MN1的下拉能力以及PMOS晶体管MP0和熔丝FUSE的上拉能力来确定熔丝状态。当熔丝FUSE未被熔断时(见图1A和图2A)，感测节点A经由PMOS晶体管MP0和熔丝FUSE被驱动到电源电压VDD。感测节点A的转变是响应于上拉器件的有效电阻与下拉器件的有效电阻之比而确定的。如果感测节点A的电压电平上升为高于反相器IV0的阈值逻辑电压，则输出信号HIT转变为逻辑低电平，并且，当输出信号HIT被反馈时，下拉器件的NMOS晶体管MN1关断，这使感测节点A的电压稳定。结果，输出信号HIT变为逻辑低电平。