[发明专利]阵列基板及其制造方法、显示装置

权利要求书

1.一种阵列基板，该阵列基板包括：基底、公共电极、栅线、数据线、以及像素电极，所述公共电极形成于所述基底上，所述像素电极呈倾斜条纹形成于所述公共电极上方，其特征在于：

在所述栅线和/或数据线上留有至少一个空隙，所述空隙的下方形成有透明导电薄膜区域，所述空隙的上方形成有垂直或平行于对应的栅线或数据线的像素电极关键尺寸监测图案，所述像素电极关键尺寸监测图案用于测量像素电极关键尺寸；

所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度，且尺寸大于所述空隙的尺寸；所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于所述像素电极区域的像素电极的关键尺寸，且所述像素电极关键尺寸监测图案的尺寸小于所述空隙的尺寸。

2.如权利要求1所述的阵列基板，其特征在于，所述像素电极关键尺寸监测图案形成于至少一个所述空隙的上方。

3.如权利要求1所述的阵列基板，其特征在于，所述空隙为矩形或正方形；所述透明导电薄膜区域为矩形或正方形。

4.一种阵列基板的制造方法，其特征在于，该方法包括步骤：

形成公共电极、公共电极、栅线、以及数据线的步骤，其中，在所述栅线和/或数据线上留有至少一个空隙，所述空隙的下方设置有透明导电薄膜区域，所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度，且尺寸大于所述空隙的尺寸；

形成钝化层过孔的步骤；

形成像素电极以及在所述空隙上方形成像素电极关键尺寸监测图案的步骤，其中，所述像素电极关键尺寸监测图案垂直或平行于对应的栅线或数据线，且用于测量像素电极关键尺寸，所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于像素电极区域的像素电极的关键尺寸，且所述像素电极监测图案形成于所述空隙上方，尺寸小于所述空隙的尺寸。

5.如权利要求4所述的方法，其特征在于，形成公共电极、公共电极、栅线、以及数据线的步骤包括：

形成公共电极，并在所述公共电极之间要形成栅线的区域形成至少一个透明导电薄膜区域的步骤；

形成栅线和公共电极线的步骤，在所述栅线上预留至少一个空隙，且所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸；

形成数据线的步骤。

6.如权利要求4所述的方法，其特征在于，形成公共电极、公共电极、栅线、以及数据线的步骤包括：

形成公共电极，并在所述公共电极之间要形成数据线的区域形成至少一个透明导电薄膜区域的步骤，所述透明导电薄膜区域的宽度不大于所述要形成的数据线的宽度；

形成栅线和公共电极线的步骤；

形成数据线，并在所述数据线上预留至少一个空隙的步骤，所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸。

7.如权利要求4所述的方法，其特征在于，形成公共电极、公共电极、栅线、以及数据线的步骤包括：

形成公共电极，在所述公共电极之间要形成栅线和数据线的区域形成至少一个透明导电薄膜区域的步骤，所述透明导电薄膜区域的宽度不大于所述要形成的栅线和数据线的宽度；

形成栅线和公共电极线，在栅线上预留至少一个空隙的步骤，所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸；

形成数据线，在所述数据线上预留至少一个空隙的步骤，所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸。

8.如权利要求4-7任一项所述的方法，其特征在于，所述像素电极关键尺寸监测图案形成于至少一个所述空隙上方。

9.如权利要求8所述的方法，其特征在于，所述空隙为矩形或正方形；所述透明导电薄膜区域为矩形或正方形。

10.一种显示装置，包括阵列基板，该阵列基板包括：基底、公共电极、栅线、数据线、以及像素电极，所述公共电极形成于所述基底上，所述像素电极呈倾斜条纹形成于所述公共电极上方，其特征在于，

在所述栅线和/或数据线上留有至少一个空隙，所述空隙的下方形成有透明导电薄膜区域，所述空隙的上方形成有垂直或平行于对应的栅线或数据线的像素电极关键尺寸监测图案，所述像素电极关键尺寸监测图案用于测量像素电极关键尺寸；

所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度，且尺寸大于所述空隙的尺寸；所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于所述像素电极区域的像素电极的关键尺寸，且所述像素电极关键尺寸监测图案的尺寸小于所述空隙的尺寸。