[发明专利]用后期鳍片蚀刻形成于图案化STI区上的鳍式管

说明书

技术领域

本揭示内容大体有关于高度精密的集成电路，包括有双栅极或三栅极架构(FinFET)的晶体管组件。

背景技术

先进集成电路(例如，CPU、储存装置、ASIC(特殊应用集成电路)及其类似者)的制造要求根据指定的电路布局在给定的芯片区上形成大量的电路组件，其中场效应晶体管为一种重要的电路组件，其实质决定集成电路的效能。一般而言，目前实施有多种制程技术，其中对于含有场效应晶体管的多种复杂电路，MOS技术是目前最有前途的方法之一，因为由操作速度及/或耗电量及/或成本效率看来，它具有优越的特性。在使用MOS技术制造复杂的集成电路期间，会在包含结晶半导体层的基板上形成数百万个晶体管，例如，n型溝道晶体管与p型溝道晶体管。不论是否考虑n型溝道晶体管，场效晶体管都包含所谓的pn结(pn junction)，其由被称作漏极及源极区的重度掺杂区与轻度掺杂或无掺杂区(例如，经配置成与重度掺杂区毗邻的溝道区)的接口形成。在场效应晶体管中，形成于该溝道区附近以及通过细薄绝缘层而与该溝道区隔开的栅极可用来控制溝道区的导电率，亦即，传导溝道的驱动电流能力。在因施加适当的控制电压至栅极而形成传导溝道后，除其它以外，该溝道区的导电率会取决于掺杂物浓度、电荷载子的迁移率(mobility)、以及对平面型晶体管架构而言，取决于漏极区与源极区之间的距离，此一距离也被称作溝道长度。

由于有实质无限的可用性、已熟悉硅及相关材料和制程的特性、以及50年来累积的经验，目前极大多数的集成电路皆以硅为基础。因此，硅可能仍为可供选择用来设计成可量产未来电路世代的材料。硅在制造半导体装置有主导重要性的理由之一是硅/二氧化硅接口的优越特性，它使得不同的区域彼此之间有可靠的电气绝缘。硅/二氧化硅接口在高温很稳定，从而允许后续高温制程的效能，例如像退火循环(anneal cycle)所要求的，可激活掺杂物及修复晶体损伤而不牺牲接口的电气特性。

基于以上所提出的理由，二氧化硅在场效应晶体管中最好用来作为隔开栅极(常由多晶硅或其它含金属材料构成)与硅溝道区的栅极绝缘层。在场效应晶体管的装置效能稳定地改善下，已持续减少溝道区的长度以改善切换速度及驱动电流能力。由于晶体管效能受控于施加至栅极的电压，该电压使溝道区的表面反转成有够高的电荷密度用以对于给定的供给电压可提供想要的驱动电流，所以必须维持有一定程度的电容耦合(capacitive coupling)，此电容耦合由栅极、溝道区及配置于其间之二氧化硅所形成的电容器提供。结果，减少用于平面型晶体管组态的溝道长度要求增加电容耦合以避免在晶体管操作期间有所谓的短溝道行为。该短溝道行为可能导致漏电流增加以及导致依赖溝道长度的临界电压。有相对低供给电压从而减少临界电压的积极缩小晶体管装置可能面临漏电流的指数增加的问题，同时也需要增强栅极与溝道区的电容耦合。因此，必须对应地减少二氧化硅层的厚度以在栅极与溝道区之间提供必要的电容。由电荷载子直接穿隧通过超薄二氧化硅栅极绝缘层造成的相对高的漏电流可能达相当氧化物厚度在1至2纳米之间的数值，这与效能驱动电路(performance driven circuit)的要求不一致。

因此之故，已开发出可实作有可能与附加电极材料结合之新栅极介电材料于其中的优异栅电极结构，以便在栅极与溝道区之间提供优异的电容耦合，同时维持低水平的所得漏电流。为此目的，使用所谓的高k介电材料，可视为电介质常数在10.0以上的介电材料。例如，可使用多种金属氧化物或硅酸盐，有可能与习知极薄介电材料结合，以便得到精密高k金属栅电极结构。例如，在一些公认有效的方法中，可基于公认有效之概念来形成平面型晶体管的栅电极结构，亦即，使用习知栅极电介质与多晶硅材料，其中精密材料系统则在极后期制造阶段加入，亦即，在形成任何金属化系统之前以及在用高k介电材料及适当栅极材料取代多晶硅材料来完成基本晶体管组态之后。结果，在任何取代栅极法(replacement gate approach)中，公认有效之制程技术及材料可用来形成基本晶体管组态，同时在后期制造阶段，亦即，在执行任何高温制程后，可加入精密的栅极材料。