[发明专利]具有较少等离子体损害的集成电路制作方法

权利要求书

1.一种具有较少等离子体损害的集成电路制作方法，其特征在于，包括：

提供一基底；

形成一结构层于该基底上；

形成一导电光致抗蚀剂层于该结构层上，该导电光致抗蚀剂层于一光致抗蚀剂材料中掺杂导电高分子形成；及

对该结构层进行一蚀刻工艺。

2.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该导电高分子包括反式聚乙炔(trans polyacetylene)、聚噻吩(Polythiophene)、聚异硫印化合物(Polyisothianaphthene)、聚苯胺(polyaniline)、聚对苯撑乙烯(Polyparaphenylene)、聚地苯撑乙烯基poly-(para-phenylene vinylene)或聚咔唑(polycarbazole)。

3.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该光致抗蚀剂材料中掺杂导电高分子和该蚀刻工艺在同一工艺室中进行。

4.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该光致抗蚀剂材料中掺杂导电高分子和该蚀刻工艺在不同工艺室中进行。

5.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该蚀刻工艺的压力为10～1000mTorr。

6.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该蚀刻工艺的气体流量为10～400sccm。

7.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，特征在于该结构层是金属化层。

8.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该结构层是隔离层。

9.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其中该结构层是栅极层。

10.一种具有较少等离子体损害的集成电路制作方法，其特征在于，包括：

提供一基底；

形成一结构层于该基底上；

形成一光致抗蚀剂层于该结构层上；及

对该结构层进行一蚀刻工艺，该光致抗蚀剂层具导电性，以减少该蚀刻工艺中的等离子体损害。

11.根据权利要求10所述的具有较少等离子体损害的集成电路制作方法，其特征在于该具导电性的光致抗蚀剂层于一光致抗蚀剂材料中掺杂导电高分子形成。

12.根据权利要求11所述的具有较少等离子体损害的集成电路制作方法，其特征在于该导电高分子包括反式聚乙炔(trans polyacetylene)、聚噻吩(Polythiophene)、聚异硫印化合物(Polyisothianaphthene)、聚苯胺(polyaniline)、聚对苯撑乙烯(Polyparaphenylene)、聚地苯撑乙烯基poly-(para-phenylene vinylene)或聚咔唑(polycarbazole)。

13.根据权利要求12所述的具有较少等离子体损害的集成电路制作方法，其特征在于该光致抗蚀剂材料中掺杂导电高分子和该蚀刻工艺在不同工艺室中进行。

14.根据权利要求12所述的具有较少等离子体损害的集成电路制作方法，其特征在于该光致抗蚀剂材料中掺杂导电高分子和该蚀刻工艺在同一工艺室中进行。

15.根据权利要求10所述的具有较少等离子体损害的集成电路制作方法，其特征在于该蚀刻工艺的压力为10～1000mTorr。

16.根据权利要求10所述的具有较少等离子体损害的集成电路制作方法，其特征在于该蚀刻工艺的气体流量为10～400sccm。

17.根据权利要求10所述的具有较少等离子体损害的集成电路制作方法，其特征在于该结构层是金属化层。

18.根据权利要求10所述的具有较少等离子体损害的集成电路制作方法，其特征在于该该结构层是隔离层。

19.根据权利要求10所述的具有较少等离子体损害的集成电路制作方法，其特征在于该结构层是栅极层。