[发明专利]一种采用快速级连结构的集成电路

说明书

技术领域

本发明涉及微电子领域，特别是一种级连方法。

技术背景

有许多应用要求集成电路具有可编程或可配置的互连网络。一个这样的应用是现场可编程逻辑门阵列(Field programmable gate array，简称FPGA)，其中，逻辑门通过可配置的互连网络而彼此连接。作为独立芯片或系统中核心部分起作用的FPGA已经广泛被应用于大量微电子设备中。广义的FPGA的逻辑门的定义，不单指简单的与非门，也指具有可配置功能的组合逻辑与时序逻辑的逻辑单元(logic cell)或由多个逻辑单元互连而组成的逻辑块(logic block)。

Tile-based的可编程逻辑及互连结构是由基本的PLB(programmable logic block，可编程逻辑块)单元组成。PLB由基本逻辑单元(LE，Logic Element)和基本互联单元(xbar)组成。其中基本逻辑单元由4个逻辑片(LP，Logic Parcel)组成。以PLB为基本单元可以组合为任意大小的可编程逻辑阵列，外加一些特殊功能的IP，如嵌入式的存储器(EMB)，嵌入式乘加器(MAC)，特殊功能的IO，可以组成一个典型的FPGA系统。

传统的LE内部以及LE之间是通过xbar来连接的，xbar的延时相对较大，不利于提高整体效率。

发明内容

有鉴于此，为解决上述问题，本发明提供了一种快速级连的方法，使得LE之间和LE内部不再通过xbar级连。

为了达到上述目的，本发明提供一种采用快速级连结构的集成电路。该结构包括第一逻辑片和第二逻辑片，第一逻辑片和第二逻辑片具有相同的结构；第一逻辑片包括第一查找表、第二查找表和第三查找表中的至少一个查找表；第二逻辑片包括第一查找表、第二查找表和第三查找表中的至少一个查找表；第一逻辑片的所述第一查找表、第二查找表和第三查找表中的至少一个查找表的输出端，直接或者通过多路复用器，和第二逻辑片的第一查找表、第二查找表和第三查找表中的至少一个查找表中的一个查找表的一个输入端耦合。

优选地，第一逻辑片中的所述第一查找表、第二查找表和第三查找表中的至少一个查找表是指第一查找表、第二查找表或第三查找表；第二逻辑片的第一查找表、第二查找表和第三查找表中的至少一个查找表中的一个查找表是指和第二逻辑片中对应的第一查找表、第二查找表或第三查找表。

优选地，在第一逻辑片和第二逻辑片中，所述第一查找表、第二查找表和第三查找表中的至少一个查找表是指第一查找表和第三查找表；在第一逻辑片中，第一逻辑片包括一个多路复用器，第一查找表的输出端耦合到第三查找表的一个输入端，第一查找表的输出端和第三查找表的输出端分别耦合到该多路复用器的两个输入端；多路复用器的输出端直接或者通过多路复用器连接到第二逻辑片中的第一查找表和第三查找表中的一个查找表的一个输入端。进一步优选地，在第一逻辑片和第二逻辑片中还分别包括第二查找表，第二查找表的输出端直接或者通过多路复用器耦合到相同逻辑片的第三查找表。

第三查找表可以具有进位链。

第一逻辑片和第二逻辑片可以属于同一逻辑单元中相邻的逻辑片。

第一逻辑片和第二逻辑片也可以属于不同逻辑片中相邻的逻辑片。

本发明提供的实施例通过多路复用器的巧妙连接，使得LE内部和LE之间通过多路复用器相连，因此延时很小，对于系统总体性能的提升很有帮助。

附图说明

图1是本发明一个具体实施例中快速级连的结构；

图2是上下逻辑片快速级连的结构；

图3是左右逻辑片快速级连的结构。

具体实施方式

本发明一个具体的实施例提供了一种快速级连的结构，具体的请参看图1所示。图中左侧和右侧分别是一个单独的基本逻辑单元LE，每一个基本逻辑单元LE中包括4个结构相同的逻辑片，LP0-LP3。每个逻辑片包括至少一个查找表LUT。在本例中示意了1个LUT(4)0、1个LUT(4)41和1个LUT(4C)40。LUT(4)表明该查找表是4输入查找表，当然，本领域的技术人员意识到可以采用其他的输入个数。C表明该查找表LUT40携带有进位链。本领域的技术人员理解有进位链的查找表可以被其它形式的查找表取代；并且/或者，查找表的数量也是可变的，不限于图示的3个。