[发明专利]高栅极密度器件和方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及高栅极密度器件和方法。

背景技术

当诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件通过各技术节点减小尺寸时，为改进器件性能已采用了多种方式，诸如使用高-K(HK)电介质材料和金属栅极(MG)电极结构、应变工程、3-D栅极晶体管和超薄体(UTB)绝缘上的半导体(SOI)结构。例如，通过实施应变的衬底技术，更好的器件性能通常可通过调节晶体管沟道内的应力来实现，这增强迁移率(例如，电子或空穴的迁移率)以及沟道内的电导率。作为应变技术的一个例子，外延硅锗(SiGe)层或者硅磷(SiP)层分别形成在p型场效应晶体管(PFET)器件或n型场效应晶体管(PFET)器件中的源极区和漏极区。

随着器件尺寸缩小以及器件密度增加，相邻结构的一致性可能受到影响。因此，尽管目前的方法总体上足以适合他们的预期目的，然而他们并不是在各个方面都令人完全满意。例如，当浅沟槽隔离(STI)在附近的硅锗外延结构形成之前形成时，最后得到的硅锗外延结构可能与远离STI的另一硅锗外延结构有很大区别。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，涉及具有隔离部件的半导体器件。示例性的半导体器件包括多个设置在半导体衬底上的栅极结构、在所述多个栅极结构的各个侧壁上形成的多个由电介质材料制成的栅极侧壁间隔件、设置在半导体衬底和栅极结构上的层间电介质(ILD)、嵌入半导体衬底并延伸至所述ILD的隔离部件以及设置在所述隔离部件的延伸部的侧壁上的由电介质材料制成的侧壁间隔件。

在可选实施方式中，半导体器件进一步包括靠近所述隔离部件和靠近所述栅极结构的外延生长区。

在可选实施方式中，所述外延生长区彼此具有相同的形状。

在可选实施方式中，所述外延生长区彼此具有相同的晶面。

在可选实施方式中，所述外延生长区包括硅锗。

在可选实施方式中，所述隔离部件包括在所述隔离部件的上部上的侧壁间隔件。

在可选实施方式中，所述隔离部件的轮廓与所述侧壁间隔件的边缘对准。

在可选实施方式中，所述侧壁间隔件包括氮化硅。

在可选实施方式中，所述隔离部件包括一种或多种电介质材料。

在可选实施方式中，所述隔离部件的电介质材料包括氧化硅衬里。

在可选实施方式中，所述隔离部件的电介质材料包括在所述氧化硅衬里上方的氧化硅。

在本发明一方面的另一种实施方式中，半导体器件包括硅衬底；设置在衬底上的两个高-k/金属栅极(HK/MG)部件；形成在所述HK/MG部件的各个侧壁上的多个电介质材料的栅极间隔件；形成在所述两个HK/MG部件间的多个外延生长硅锗区，其中所述外延生长区彼此间具有相同的形状和相同的晶面；设置在半导体衬底和HK/MG部件上的ILD；嵌入所述半导体衬底中并延伸至所述ILD的隔离部件以及设置在所述隔离部件的延伸部的侧壁上的电介质材料的侧壁间隔件。

本发明的另一方面涉及使用“后隔离”方法形成半导体器件的方法。该方法包括提供半导体衬底，在所述衬底上形成多个伪栅极结构，在伪栅极结构的侧壁上形成栅极侧壁间隔件，在所述伪栅极结构之间形成多个外延生长区，在形成多个外延生长区后去除所述伪栅极结构中之一来形成隔离沟槽，用电介质层填充所述隔离沟槽从而形成隔离部件，去除剩余的伪栅极结构来形成栅极沟槽以及在所述栅极沟槽内形成栅极结构。

在可选实施方式中，所述隔离沟槽的上部具有与所述伪栅极结构相似的轮廓。

在可选实施方式中，所述隔离沟槽蚀刻包括第一部分，所述第一部分为去除所述伪栅极部件并且暴露所述半导体衬底以形成所述隔离沟槽的上部。

在可选实施方式中，所述方法进一步包括蚀刻的第二部分，所述第二部分为蚀刻所述半导体衬底从而形成所述隔离部件的下部。

在可选实施方式中，所述蚀刻的第二部分使所述侧壁间隔件的边缘自对准。

在可选实施方式中，所述隔离沟槽形成有上部和下部，其中所述上部在所述ILD内，所述下部在所述半导体衬底内。

在可选实施方式中，所述隔离沟槽用多层电介质层和氧化硅衬里填充。

在可选实施方式中，所述多层电介质层中的一层为设置在所述氧化硅衬里上的氧化硅层。

附图说明