[发明专利]一种相变存储器的高速数据写入结构及写入方法

说明书

技术领域

本发明涉及相变存储器，特别涉及一种相变存储器的高速数据写入结构及写入方法。

背景技术

相变存储器(PRAM)是目前常用的存储器件，其主要原理是通过施加不同大小的特殊脉冲，导致相变材料局部区域因不同温度而产生非晶态(amorphous state)与晶态(crystalline state)的变化。通常用非晶态表示逻辑“1”，晶态表示逻辑“0”来存储数据。

PRAM与目前其他动态存储器(DRAM)，闪存(Flash)相比具有以下明显优势：

一、驱动电压低；

二、功耗小；

三、读写速度快；

四、PRAM可适用抗辐射。

此外，使用28nm及以下CMOS制程，PRAM的性能可能更稳定，更可靠。

然而，尽管PRAM在读写速度上优于FLASH大约10倍及以上，但其写入速度慢于DRAM大约100倍及以上。

目前的相变存储器的数据写入方法主要是：采用写入结构在相变材料上加一个电流脉冲。其中，电流脉冲的示意图如图1所示。由写入电路产生的设置(SET)操作电流11被加入到相变材料，使其发生非晶态到晶态的转变；重置(RESET)操作电流12被加入到相变材料，使其发生晶态到非晶态的转变。如果相变过程正确完成，则电流脉冲结束后，相变材料维持对应的状态直到下一次写入操作。

传统的写入结构，如图2所示，包括比较电路21和写入电路22。其中，先由比较电路21根据从阵列读取的数据和需要被写入的数据，判断需要SET和RESET操作的数据位，然后针对要操作的数据位为写入电路22施加SET电流11和RESET电流12，写入电路22将需要被写入的数据逐位/多位写入数据位中。

可见，现有的写入结构和写入方法具有如下明显缺陷：

一、由于RESET电流12的瞬间峰值很高，且时间很短，导致当所有数据位要求进行RESET操作时，将产生强大的瞬间峰值电流；

二、写入数据的时间明显延长为SET操作时间(tSET)与RESET操作时间(tRESET)的和。

在现代PRAM的设计中，PRAM单一数据位的SET与RESET的电流都降低了，但是由于需要提高写入速度，同时写入(或页面模式page mode)的数据位更多，因此写入操作时峰值电流明显增大，写入时间明显增加。

发明内容

有鉴于此，本发明的主要目的在于提供一种相变存储器的高速数据写入结构及写入方法，以提高数据写入的速度。

本发明进一步的目的是在提高写入速度的同时，降低功耗。

为达到上述的主要目的，本发明提供了一种相变存储器的高速数据写入结构，包括比较电路、包含N个数据位和一个标志位的数据存储单元、N+1个写入电路以及控制电路。

所述比较电路对从阵列读取的数据和需要被写入的数据进行比较，将比较结果发送给控制电路。

所述N+1个写入电路中第一写入电路用于对所述数据存储单元的标志位执行设置/重置(SET/RESET)操作，N个写入电路分别用于对所述数据存储单元的N个数据位执行SET/RESET操作。

所述控制电路接收从阵列读取的数据和需要被写入的数据，以及比较电路发送的比较结果；根据比较结果，在所述数据存储单元中所有数据位执行相同的SET操作或RESET操作时，仅控制所述第一写入电路对所述标志位执行SET操作或RESET操作；在要执行RESET操作的数据位数量大于预定值时，将要执行RESET操作的数据位改为要执行SET操作，并控制所述第一写入电路改变所述标志位，同时控制要执行SET操作的数据位对应的写入电路，执行SET操作；在要执行RESET操作的数据位数量不大于预定值时，同时控制要执行SET操作和/或RESET操作的数据位对应的写入电路，执行SET操作和/或RESET操作。

较佳地，所述控制电路通过向所述写入电路传送控制信号和SET电流或RESET电流，控制所述写入电路执行所述SET操作或RESET操作。

较佳地，所述控制电路中包括存储了预定的RESET操作分组方式的存储模块；在执行RESET操作时，先对要执行RESET操作的数据位按存储模块中的分组方式进行分组；再按照分组的顺序，一组一组地分时控制对应的写入电路执行RESET操作。

本发明还提供了一种相变存储器的高速数据写入方法，该方法采用上述的高速数据写入结构，包括如下步骤：

A、所述比较电路对从阵列读取的数据和需要被写入的数据进行比较，将比较结果发送给控制电路；