[发明专利]半导体元件的制作方法

权利要求书

1.一种半导体元件的制作方法，其特征在于，包括：

提供一基底；

形成一栅极介电层于该基底上；

形成一栅电极于该栅极介电层上；

形成一间隔件于该栅极介电层和该栅电极的侧壁；

使用包括多个灯源和一偏压施加系统的快速热工艺装置掺杂该基底，形成一源极/漏极区，在该快速热工艺装置中，所述多个灯源照射气态掺杂物，使气态掺杂物激发成掺杂离子，且掺杂离子受到该偏压施加系统施加的偏压产生移动，掺杂入该基底中。

2.根据权利要求1所述的半导体元件的制作方法，还包括对该基底进行一退火步骤，其特征在于该掺杂和该退火步骤于该快速热工艺装置中进行。

3.根据权利要求2所述的半导体元件的制作方法，其特征在于使用该快速热工艺装置掺杂该基底，对该基底产生较少的晶格损坏，或完全不会造成晶格损坏。

4.根据权利要求2所述的半导体元件的制作方法，其特征在于该退火步骤将该基底加热至700℃～1200℃。

5.根据权利要求1所述的半导体元件的制作方法，其特征在于该施加的偏压为10V～500V。

6.根据权利要求1所述的半导体元件的制作方法，其特征在于该间隔件由四乙基硅氧烷形成。

7.根据权利要求1所述的半导体元件的制作方法，其特征在于该气态掺杂物包括硼或磷。

8.根据权利要求1所述的半导体元件的制作方法，其特征在于形成栅极介电层于该基底上和形成栅电极于该栅极介电层上的步骤包括：

形成一栅极介电材料层于该基底上；

形成一栅极层于该栅极介电层上；及

以光刻方式对该栅极介电材料层和该栅极层进行图案化工艺。

9.根据权利要求1所述的半导体元件的制作方法，其特征在于形成间隔件于该栅极介电层和该栅电极的侧壁的步骤包括：

形成一间隔件层于该栅电极和该栅极介电层的侧壁；及

进行一非等向性蚀刻工艺，以蚀刻该间隔件层。

10.一种半导体元件的制作方法，特征在于，包括：

提供一基底，包括一NMOS区和一PMOS区；

形成一栅极介电层和一栅电极于该基底的NMOS区和PMOS区上；

形成一第一间隔件层于该栅电极和该基底上；

形成一第一光致抗蚀剂层于该基底的PMOS区上方；

以该PMOS区中的第一光致抗蚀剂层作为掩模，蚀刻该NMOS区中的第一间隔件层，形成一第一间隔件；

移除该第一光致抗蚀剂层；

使用包括多个灯源和一偏压施加系统的快速热工艺装置掺杂该基底，于该NMOS区形成一第一源极/漏极区，所述多个灯源照射第一气态掺杂物，使该第一气态掺杂物激发成第一掺杂离子，且该第一掺杂离子受到该偏压施加系统施加的偏压产生移动，掺杂入该基底的NMOS区中；

形成一第二间隔件层于该基底的NMOS区和PMOS区上方；

形成一第二光致抗蚀剂层于该基底的NMOS区上方；

以该第二光致抗蚀剂层作为掩模，蚀刻该PMOS区中的第二间隔件层；

以该NMOS区的第二光致抗蚀剂层作为掩模，蚀刻该PMOS区中的第一间隔件层，形成一第二间隔件；

移除该第二光致抗蚀剂层；及

使用包括多个灯源和偏压施加系统的该快速热工艺装置掺杂该基底，于该PMOS区形成一第二源极/漏极区，所述多个灯源照射第二气态掺杂物，使该第二气态掺杂物激发成第二掺杂离子，且该第二掺杂离子系受到该偏压施加系统施加的偏压产生移动，掺杂入该基底的PMOS区中。

11.根据权利要求10所述的半导体元件的制作方法，还包括对该基底进行一退火步骤，其特征在于该掺杂NMOS区和PMOS区与该退火步骤于该快速热工艺装置中进行。

12.根据权利要求11所述的半导体元件的制作方法，其特征在于使用该快速热工艺装置掺杂该基底对该基底产生较少的晶格损坏，或完全不会造成晶格损坏。

13.根据权利要求11所述的半导体元件的制作方法，其特征在于该退火步骤将该基底加热至700℃～1200℃。

14.根据权利要求10所述的半导体元件的制作方法，其特征在于该施加的偏压为10V～500V。