[发明专利]光耦合器电路无效
申请号: | 201210032836.0 | 申请日: | 2012-02-14 |
公开(公告)号: | CN102646677A | 公开(公告)日: | 2012-08-22 |
发明(设计)人: | 杜桑·戈卢保维克;格哈德·库普斯;托尼·范胡克;罗布·范达伦 | 申请(专利权)人: | NXP股份有限公司 |
主分类号: | H01L27/02 | 分类号: | H01L27/02;H01L21/82;G02B6/42 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 王波波 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 耦合器 电路 | ||
技术领域
本发明的多个方面涉及到电子电路,更具体地涉及到单片集成光耦合器电路。
背景技术
为了多种目的各种电路器件使用隔离。电路隔离的一种示例类型是电流隔离(galvanic isolation),其允许在电路的两部分或两个电路之间进行信息交换,而在它们之间没有实际的电荷载流子(charge carrier)流动。电流隔离已经使用在多种电路中,包括具有在明显不同的电压下工作的不同部分的电路,从而可以保护较低电压部分,避免不期望的接地回路偏置,并取得其他期望的特性。
电流隔离电路的一种类型是光耦合器电路或芯片。通常,光耦合器具有由透明电介质层隔开的发光光电二极管和光检测器。为了实现采用这种方法的电流隔离,经常将光耦合器电路与封装中其他芯片组合封装中。但是,由于种种原因,这种方法可能不适合许多应用。例如,由于信号必须穿过路径,这种布置可能易于遭受不期望的信号延迟。此外,这种器件可能比较复杂,并且经由光耦合器接口连接发送器和接收器会带来关联的附加复杂度/成本。
因此,要实现要求电气和/或电流隔离的电路仍然具有挑战性。
发明内容
多个示例实施例涉及到用于多种应用和解决多种问题(包括上述讨论的那些)的光耦合器电路。
根据示例性实施例,一种光耦合器电路包括:绝缘体上硅基底,具有在埋入绝缘体层上的硅层;以及位于硅层中的第一和第二电路,分别在彼此相差至少一个数量级的电压下工作。绝缘体位于硅层的一部分中并与所述埋入绝缘体层一起将第一电路与第二电路在电流上隔离开(galvanically isolation)。光耦合器包括在硅层中的发送器和接收器电路。发送器电路电连接到第一和第二电路中的一个,并基于从所述第一和第二电路中的一个接收到的电信号传送光信号。接收器电路电连接到第一和第二电路中的另一个,接收从所述发送器电路通信的光信号,并基于所接收的光信号将电信号通信到所述第一和第二电路的另一个。
本发明的另一个示例性实施例涉及到一种光耦合器电路,包括:绝缘体上硅基底,具有在埋入绝缘体层上的硅层;硅基(silicon-based)发光二极管(LED);和硅基光检测器。LED具有在硅层中的硅p-n结并连接到硅层中的第一电路,所述硅p-n结配置为工作在正向偏置状态中。硅基光检测器也位于硅层中并连接到该硅层中的第二电路。硅局部氧化(LOCOS)隔离材料包括硅层的氧化部分,并配置为与所述埋入绝缘体层一起将所述第一电路与所述第二电路电流隔离,以防止电荷载流子在第一和第二电路之间迁移。波导光耦合所述LED和光检测器以将光信号从LED传递至光检测器,促进电流隔离的第一和第二电路之间的通信。
本发明的另一示例性实施例涉及到一种在绝缘体上硅(SOI)基底上制造光耦合器件的方法,该绝缘体上硅(SOI)基底具有在埋入绝缘体层上的硅层。硅基发光二极管(LED)具有在硅层中的硅p-n结并连接到硅层中的第一电路,所述硅p-n结配置为工作在正向偏置状态中。硅基光检测器也形成在硅层中并连接到该硅层中的第二电路。利用硅局部氧化(LOCOS)工艺来氧化硅层的一部分以形成LOCOS隔离材料,该LOCOS隔离材料与所述埋入绝缘体层一起将所述第一电路与第二电路电流隔离,以防止电荷载流子在所述第一和第二电路之间迁移。波导形成为光耦合所述LED和光检测器以将光信号从LED传递至光检测器,促进电流隔离的第一和第二电路之间的通信。
附图说明
上述讨论不试图描述本发明的各个实施例或每种实施方式。附图和下文的描述也用于示例性说明多个实施例。
通过阅读下文的详细描述以及参照附图,可以更完整的理解本发明的多个示例性实施例,在附图中:
图1显示了根据本发明示例性实施例的具有发光二极管(LED)和光检测器的光耦合器;
图2显示了根据本发明另一示例性实施例的处于第一制造阶段的光耦合器,其具有SOI晶片和覆盖有硬掩模的氧化埋层(buried oxide,BOX);
图3显示了根据本发明另一示例性实施例的处于另一制造阶段的光耦合器,其包括用于定义要暴露于LOCOS(硅局部氧化)氧化的SOI区域的光刻步骤;
图4显示了根据本发明另一示例性实施例的处于另一制造阶段的光耦合器,其中通过干法刻蚀要氧化的区域来去除硬掩模;
图5显示了根据本发明另一示例性实施例的处于另一制造阶段的光耦合器,其中利用LOCOS工艺在SOI晶片上局部生长热氧化物以与下面的BOX合并;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司,未经NXP股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210032836.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:细长轴加工车床
- 下一篇:一种钕铁硼磁粉的回收装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的