[发明专利]对无依赖性并行区优化的直写式高速缓存及性能改进方法

权利要求书

1.一种用于改进并行计算系统的性能的装置，该装置包括：

多个处理器，每个处理器都具有本地高速缓存存储器设备，且每个处理器都运行无数据依赖性的软件程序区的程序代码，每个处理器的本地高速缓存存储器设备与更新该本地高速缓存存储器设备中的高速缓存线的硬件本地高速缓存控制器相关联；及

第一硬件本地高速缓存控制器，该第一硬件本地高速缓存控制器与第一处理器的第一本地高速缓存存储器设备相关联，用于检测由运行所述程序代码的第二处理器对第一高速缓存线的伪共享的发生并且允许该第二处理器对所述第一高速缓存线的伪共享，当所述第一硬件本地高速缓存控制器更新所述第一本地高速缓存存储器设备中的第一高速缓存线的第一部分且第二硬件本地高速缓存控制器随后更新第二本地高速缓存存储器设备中的所述第一高速缓存线的第二部分时，发生对所述第一高速缓存线的伪共享。

2.如权利要求1所述的装置，其中，当所述第一硬件本地高速缓存控制器更新所述第一本地高速缓存存储器设备中的第一高速缓存线的第一部分时，其它硬件本地高速缓存控制器设置其它本地高速缓存存储器设备中对应于所述第一高速缓存线的伪共享位。

3.如权利要求1所述的装置，其中，当所述第二硬件本地高速缓存控制器更新所述第二本地高速缓存存储器设备中的第一高速缓存线的第二部分时，所述第一硬件本地高速缓存控制器设置所述第一本地高速缓存存储器设备中对应于所述第一高速缓存线的伪共享位，而且，当所述第一硬件本地高速缓存控制器更新所述第一本地高速缓存存储器设备中的第一高速缓存线的第一部分时，所述第二硬件本地高速缓存控制器设置所述第二本地高速缓存存储器设备中对应于所述第一高速缓存线的伪共享位。

4.如权利要求3所述的装置，其中，响应于所述多个处理器到达所述无数据依赖性的软件程序区的结尾，所述第一硬件本地高速缓存控制器和所述第二硬件本地高速缓存控制器使所述第一本地高速缓存存储器设备和所述第二本地高速缓存存储器设备中设置了伪共享位的高速缓存线无效。

5.如权利要求1所述的装置，其中，不包括数据依赖性的软件程序区包括至少一个无数据依赖性的循环。

6.如权利要求1所述的装置，其中，为了确定循环是否没有依赖性，编译器评估前一次迭代的输出是否用作后续迭代的输入。

7.如权利要求1所述的装置，其中，对本地高速缓存存储器设备的任何写入都直写到由所述多个处理器共享的高速缓存存储器设备。

8.如权利要求1所述的装置，其中，所述第一硬件本地高速缓存控制器被防止用来设置所述第一本地高速缓存存储器设备的伪共享位，而且其它硬件本地高速缓存控制器被防止用来使本地高速缓存存储器设备中未设置伪共享位的高速缓存线无效。

9.如权利要求1所述的装置，其中，当所述第一硬件本地高速缓存控制器更新所述第一本地高速缓存存储器设备中的第一高速缓存线的第一部分时，所述第一硬件本地高速缓存控制器设置所述第一本地高速缓存存储器设备中所述第一高速缓存线的伪共享位，其它硬件本地高速缓存控制器设置其它本地高速缓存存储器设备中的对应高速缓存线的伪共享位，而且当随后发生对所述对应高速缓存线的伪共享时，硬件本地高速缓存控制器之间不存在进一步的通信。

10.如权利要求1所述的装置，其中，所述第一硬件本地高速缓存控制器在一个或多个其它硬件本地高速缓存控制器设置其它本地高速缓存存储器设备中的对应高速缓存线的伪共享位之前完成所述第一本地高速缓存存储器设备中的第一高速缓存线的更新，而且所述一个或多个其它硬件本地高速缓存控制器在到达所述无数据依赖性的软件程序区的结尾之前设置其它本地高速缓存存储器设备中的对应高速缓存线的伪共享位。

11.如权利要求4所述的装置，其中，响应于两个或更多个处理器到达所述无数据依赖性的软件程序区的结尾，所述第一硬件本地高速缓存控制器选择性地使设置了伪共享位的一条或多条高速缓存线无效。

12.如权利要求4所述的装置，其中，响应于两个或更多个处理器到达所述无数据依赖性的软件程序区的结尾，所述第一硬件本地高速缓存控制器通过从共享的高速缓存存储器设备取得有效数据来选择性地更新设置了伪共享位的一条或多条高速缓存线。