[发明专利]具有屏蔽线的振荡电路及电子设备

说明书

技术领域

本发明涉及用于实现低耗功率的石英(水晶)振荡电路的方法，特别涉及减少构成石英振荡电路的负载电容的方法。

背景技术

在钟表、便携电话等便携设备中，由于要求该设备在非充电的状态下长时间动作或要求减少所搭载的电池的充电频度，越来越需要降低用于该设备的组装了石英振动器等压电元件的振荡电路的驱动电力、振荡电路待机时(振荡电路振荡的状态下且无负载状态时)的超低耗功率化。

图12为采用石英振动器作为压电振动器的典型的振荡电路，其中包括：成为反相放大器的CMOS反相器IV01；在CMOS反相器IV01的输入端子XCIN与输出端子XCOUT之间连接的石英振动器X2；在CMOS反相器IV01的输入端子XCIN与接地电位Vss的电源端子之间连接的构成负载电容Cg的电容元件；以及在CMOS反相器IV01的输出端子XCOUT与接地电位Vss的电源端子之间连接的构成负载电容Cd的电容元件。

此外，CMOS反相器IV01由CMOS反相器及反馈电阻Rf构成，该CMOS反相器由在共有电源电压Vdd的第一电源端子与供给接地电位的第二电源端子之间串联连接的PMOS晶体管PM11和NMOS晶体管NM11构成。

在CMOS反相器IV01的PMOS晶体管PM11的源极与第一电源端子之间、以及在CMOS反相器IV02的NMOS晶体管NM11与第二电源端子之间，连接有限制使石英振动器X2激振的驱动电流的驱动电流调整用电阻元件r1及r2。

搭载于便携设备等上的振荡电路近年被要求低耗功率化，为此需要降低振荡电路中的石英振动器的驱动电流。为此减小振荡电路中的CMOS反相器的跨导Gm。但是，减小跨导Gm时有降低振荡电路的振荡余量M的情况。

振荡电路的振荡余量M按下式提供。

M＝|-Gm|/{(ω²Cg·Cd)*(1/R1(max))}＝+RL/R1(max)

ω是振荡频率的角频率，RL是负性电阻，R1(max)是石英振动器的有效电阻R1的最大值，振荡余量M要求为5以上的值。

石英振动器的有效电阻R1是由石英振动器的小型化请求所确定的值，不能减小太多。因而，可知要维持振荡电路的振荡余量M，即便减小跨导Gm，只要降低外置于CMOS反相器的构成负载电容的电容器的负载电容值Cg和/或Cd即可。因而为了实现该目的，振荡电路的石英振动器要求具有与对所组装的微型计算机等的IC所要求的低耗功率化的规格相称的负载电容CL。即，申请人已经提出过负载电容CL相对于以往使用的石英振动器的负载电容CL即12.5pF减少即低CL化(3pF～5pF)的方案。(专利文献1)

但是，如果减小负载电容CL，则负载电容CL的电容容许差和振荡频率的频率偏差Δf的问题变得显著。例如，负载电容CL在通常电容容许差的范围即ΔC(±5％)变化时的振荡频率的稳定性Δf(ppm)，在负载电容CL为12.5pF时在ΔC为1.25pF处振荡频率的稳定性Δf成为7.3ppm，在负载电容CL为6pF时在ΔC为0.6pF处振荡频率的稳定性Δf成为13.2ppm，在负载电容CL为3pF时在ΔC为0.3pF处振荡频率的稳定性Δf成为20.5ppm。

即，在负载电容CL(3pF)处，与以往的12.5pF的情况相比，频率偏差增大到2.8倍，因此为了实现负载电容CL的低电容化(低CL化)，需要提高振荡频率相对于负载电容CL的电容容许差的稳定性。

图12中的输入输出端子间XCIN及XCOUT间的石英振动器一侧的等效电路为图13。在石英振动器X2上串联连接有负载电容CL，石英振动器被表示为这样的电路，即：在等效地表示因压电效应而产生的机械谐振的电感L1、电容C1、电阻R1的串联谐振电路上并联连接电极间电容C0的电路。此外因CMOS半导体基板、信号布线等而在输入输出端子间XCIN及XCOUT间存在各种杂散电容，若设这些(合成)杂散电容为Cs，则如图14所示，负载电容CL成为串联连接的外部(外置)电容Cg及Cd与杂散电容Cs的并联连接。因而，CL＝Cs+Cg*Cd/(Cg+Cd)的关系式成立。