[发明专利]一种FPGA故障检测方法和装置

权利要求书

1.一种可编程逻辑门阵列FPGA故障检测方法，其特征在于，该方法包括：

加载预先生成的FPGA芯片检测软件；

使用所述FPGA芯片检测软件对FPGA芯片进行故障检测；

获取FPGA芯片检测软件对FPGA芯片的故障检测结果，根据获取的FPGA芯片检测结果确定FPGA芯片中故障的硬件电路。

2.根据权利要求1所述的FPGA故障检测方法，其特征在于，

使用所述FPGA芯片检测软件对FPGA芯片进行故障检测包括：

将FPGA划分为第一区域和第二区域；

针对第一区域中的第一区域块生成输入信号，将该输入信号输入到第一区域中的每个第一区域块，以使该输入信号流经该第一区域块中的所有reg和lut后输出信号，根据第一区域块的输入信号和输出信号判断该第一区域块中是否存在故障的reg或lut；针对第二区域中除reg和lut之外的其它硬件电路生成输入信号，将该输入信号输入到所述其它硬件电路，根据所述其它硬件电路的输入信号和输出信号判断所述其它硬件电路是否故障；

针对第二区域中的第一区域块生成输入信号，将该输入信号输入到第二区域中的每个第一区域块，以使该输入信号流经该第一区域块中的所有reg和lut后输出信号，根据第一区域块的输入信号和输出信号判断该第一区域块中是否存在故障的reg或lut；针对第一区域中除reg和lut之外的其它硬件电路生成输入信号，将该输入信号输入到第一区域中所述其它硬件电路，根据所述其它硬件电路的输入信号和输出信号判断所述其它硬件电路是否故障。

3.根据权利要求2所述的FPGA故障检测方法，其特征在于，所述其它硬件电路包括乘法器DSP；

针对DSP生成的输入信号包括第一数据和第二数据；

将该输入信号输入到第一区域或第二区域中所述其它硬件电路，根据所述其它硬件电路的输入信号和输出信号判断所述其它硬件电路是否故障包括：

将所述第一数据和第二数据输入第一区域或第二区域中的每个DSP，与该DSP输出的数据与所述第一数据和第二数据的乘积进行比较，如果相同，则确定该DSP未发生故障，如果不相同，则确定该DSP故障，记录该DSP的位置编号。

4.根据权利要求2所述的FPGA故障检测方法，其特征在于，所述其它硬件电路包括随机存储器RAM；

针对RAM生成的输入信号为第三数据；

按照地址递增的顺序将该第三数据写入到每个RAM，在将第三数据写满每个RAM后，按照地址递增的顺序从该RAM中读出数据，如果存在任一地址，写入到该地址的数据与从该地址读出的数据不一致，则确定该RAM在所述任一地址处故障，并记录所述任一地址。

5.根据权利要求2所述的FPGA故障检测方法，其特征在于，所述其它硬件电路包括锁相环PLL；

针对PLL生成的输入信号为该FPGA芯片的管脚输入时钟；

将该FPGA的管脚输入时钟作为每个PLL的参考时钟输入到该PLL，该PLL分频出时钟，利用PLL分频出的时钟驱动一个计数器，同时利用该FPGA芯片的管脚输入时钟驱动另一个计数器，比较两个计数器的值，如果相同，则确定该PLL未发生故障，如果不相同，则确定该PLL故障，记录该PLL的位置编号。

6.根据权利要求2所述的FPGA故障检测方法，其特征在于，所述其它硬件电路包括信号驱动器BUFFER；

针对BUFFER生成的输入信号为该FPGA芯片的管脚输入时钟；

将该FPGA的管脚输入时钟作输入到每个BUFFER，利用该BUFFER的输出时钟驱动一个计数器，同时利用该FPGA芯片的管脚输入时钟驱动另一个计数器，比较两个计数器的值，如果相同，则确定该BUFFER未发生故障，如果不相同，则确定该BUFFER故障，记录该BUFFER的位置编号。

7.根据权利要求2所述的FPGA故障检测方法，其特征在于，所述其它硬件电路包括串行收发器SERDES；

针对SERDES生成的输入信号为第四数据；

将所述第四数据输入到已配置好SERDES环回模式的每个SERDES，将该SERDES环回输出的数据与所述第四数据进行比较，如果相同，则确定该SERDES未发生故障，如果不相同，则确定该SERDES故障，记录该SERDES的位置编号。