[发明专利]横向扩散金属氧化物半导体场效应管及其制造方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种横向扩散金属氧化物半导体场效应管(laterally diffused MOSEFT)及其制造方法。

背景技术

LDMOS由于更容易与CMOS工艺兼容而被广泛采用。与MOS晶体管相比，LDMOS在一些关键器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面具有明显的优势。因而被广泛用于高压功率集成电路中，满足耐高压，实现功率控制等方面的要求。

为了提高LDMOS击穿电压，增大输出功率，采用了各种各样的改进技术，如漂移区变掺杂、super-junction和表面形成G降压层技术等，其中最常用且简单有效的工艺方法就是在源漏极之间设置漂移区，漂移区的存在可以提高击穿电压。具体参考图1所示，图1为P型LDMOS的剖面图，所述P型LDMOS包括：P型衬底10、N+的源极11和漏极12、位于源漏极之间的N型的漂移区13、以及位于衬底有源区上的栅极14。由于漂移区13的存在，可以提高漏极耐压水平，但也正是因为漂移区13的存在，增加了源极11和漏极12之间的串联电阻，降低了如图1中虚线箭头所示的源极11到漏极12的开态电流Ion，影响了器件的驱动能力。

发明内容

本发明的目的在于提供一种LDMOS器件，以有效降低器件的开态电阻，提高开态电流，提升器件驱动能力。

为达到上述目的，本发明的LDMOS器件，包括：

衬底；

形成于所述衬底中的深阱以及形成于所述深阱上的浅阱，所述深阱和浅阱的掺杂类型相反；

刻蚀所述浅阱和部分厚度的深阱形成的凹槽；

形成于所述浅阱中的漏极；

形成于所述凹槽中且位于所述漏极两侧的栅极；

形成于所述栅极下方的深阱中的源极，所述漏极和源极的掺杂类型与所述浅阱的掺杂类型相同，且所述漏极和源极的掺杂浓度大于所述浅阱的掺杂浓度。

可选的，在所述的LDMOS器件中，所述深阱为P阱，所述浅阱为N阱。

可选的，在所述的LDMOS器件中，所述深阱为N阱，所述浅阱为P阱。

可选的，在所述的LDMOS器件中，所述的漏极厚度范围为50nm～80nm。

可选的，在所述的LDMOS器件中，所述的浅阱厚度范围为20nm～250nm.

本发明还提供一种所述LDMOS器件的制造方法，包括：

提供衬底；

在所述衬底中依次形成深阱和浅阱；

在所述衬底上依次形成缓冲层和掩膜层；

刻蚀所述浅阱和部分厚度的深阱形成凹槽；

在所述凹槽的底部和侧壁形成隔离层；

去除所述凹槽底部的隔离层；

在所述凹槽和掩膜层上依次形成栅氧化层和多晶硅薄膜；

刻蚀所述栅氧化层和多晶硅薄膜以在所述凹槽中形成栅极；

刻蚀去除所述浅阱上的缓冲层和隔离层；

进行离子注入在所述浅阱中形成漏极，并在所述栅极下方的深阱中形成源极，所述漏极和源极的掺杂类型与所述浅阱的掺杂类型相同，且所述漏极和源极的掺杂浓度大于所述浅阱的掺杂浓度。

可选的，在所述LDMOS器件的制造方法中，在所述衬底中依次形成深阱和浅阱之后，还包括：在所述衬底上依次形成缓冲层和掩膜层。

可选的，在所述LDMOS器件的制造方法中，在所述衬底中依次形成深阱和浅阱之前，还包括：在所述衬底上依次形成缓冲层和掩膜层。

可选的，在所述LDMOS器件的制造方法中，所述缓冲层为氧化硅，所述掩膜层为氮化硅。

可选的，在所述LDMOS器件的制造方法中，所述掩膜层的厚度大于缓冲层的厚度。

可选的，在所述LDMOS器件的制造方法中，在所述形成凹槽的刻蚀步骤中，刻蚀去除的深阱的厚度范围为50nm～200nm。

可选的，在所述LDMOS器件的制造方法中，在所述凹槽中形成栅极的步骤包括：在所述凹槽的底部和侧壁形成隔离层；去除所述凹槽底部的隔离层；在所述凹槽和掩膜层上依次形成栅氧化层和多晶硅薄膜；刻蚀所述栅氧化层和多晶硅薄膜以在所述凹槽中形成栅极。

与现有技术相比，本发明的LDMOS的栅极位于漏极的两侧，源极形成于所述栅极下方的深阱中，即通过源极和漏极在栅极两侧垂直分布的方式，使源漏极之间的电阻由现有技术的串联方式改变为并联方式，使源漏极之间的电阻变为原来的1/2，提高了开态电流，从而有效的提升了器件的驱动能力。

附图说明

图1为现有技术的LDMOS的剖面图；