[发明专利]多通道与非型闪存控制器

说明书

技术领域

本发明涉及一种多通道Nandflash(与非型闪存)控制器。 

背景技术

与非型闪存在最近几年里得到了突飞猛进的发展，由SLC(1位/单元)技术发展到MLC(多位/单元)技术，同时与非型闪存的生产工艺也不断进步。随着技术的发展，与非型闪存容量不断增大，单位容量的成本也大幅降低，应用与非型闪存的领域也越来越多。 

与非型闪存相对于磁存储介质有省电、寻道时间短等优点。随着与非型闪存成本的不断下降，基于与非型闪存的固态硬盘(SSD，Solid-State-Drive)被当作替代现有磁存储介质硬盘的最佳选择。 

但是与非型闪存在使用过程中必须先擦除才能重新写入。与非型闪存的这一特性导致与非型闪存必须对使用过程中产生的垃圾块进行回收。当与非型闪存进行垃圾块回收时，用户数据写与非型闪存的操作就会被延时。 

发明内容

本发明要解决的技术问题是提供一种多通道与非型闪存控制器，使用户写与非型闪存和与非型闪存的垃圾块回收可以同时进行，提高系统的整体性能。 

为解决上述技术问题，本发明的多通道与非型闪存控制器。包括： 

一微控制器，是系统主控制单元，用于控制系统中各组成单元； 

一设备端控制器，用于以特定协议和主控端进行数据传输； 

一设备端DMA(直接存储器访问)控制器，用于控制所述设备端控制器和系统存储器之间的数据传输； 

一数据访问仲裁逻辑模块，用于仲裁所述微控制器、设备端DMA控制器和与非型闪存存储阵列模块对系统存储器的访问请求； 

一系统存储器，用于暂存与非型闪存存储阵列模块和与非型闪存控制器之间传输的数据，也用于存放当前数据读写所使用的地址映射表； 

一第一ECC(纠错码)编码器，用于对通过第一写数据通路写入所述与非型闪存存储阵列模块的数据进行ECC编码； 

一第二ECC编码器，用于对通过第二写数据通路写入所述与非型闪存存储阵列模块的数据进行ECC编码； 

一ECC解码器，用于对从所述与非型闪存存储阵列模块读出的数据进行查错和纠错； 

一第一与非型闪存DMA写控制逻辑模块，将数据从系统存储器搬移到第一Nandflash写数据缓存区； 

一第二与非型闪存DMA写控制逻辑模块，将数据从系统存储器搬移到第二与非型闪存写数据缓存区； 

一与非型闪存DMA读控制逻辑模块，将数据从与非型闪存读数据缓存区搬移到系统存储器； 

一第一与非型闪存写数据缓存区，用于存放从系统存储器中读出还未来得及写入与非型闪存存储阵列模块的数据； 

一第二与非型闪存写数据缓存区，用于存放从系统存储器中读出还未来得及写入与非型闪存存储阵列模块的数据； 

一与非型闪存读数据缓存区，用于存放从与非型闪存存储阵列模块读出，还未来得及写入系统存储器的数据； 

一与非型闪存接口控制器，控制所述与非型闪存控制器与与非型闪存存储阵列模块之间的数据传输。 

当一个与非型闪存DMA写控制逻辑模块和与非型闪存DMA读控制逻辑模块被用来做垃圾块回收时，另一个与非型闪存DMA写控制逻辑模块可用来往与非型闪存存储阵列模块写入数据。 

所述第一与非型闪存DMA写控制逻辑模块、第二与非型闪存DMA写控制逻辑模块和与非型闪存DMA读控制逻辑模块可以同时传输数据。 

所述与非型闪存阵列模块被分为容量相同的两组，写操作在两组与非型闪存存储阵列模块间交替进行。 

所述与非型闪存存储阵列模块被分为容量相同的两组，垃圾块回收操作在两组与非型闪存阵列模块间交替进行。 

所述与非型闪存接口控制器和与非型闪存存储阵列模块的接口由多个片选信号(CE#)、多个就绪/忙信号(R/B#)、一组控制信号和一组数据信号组成。 

本发明通过设立两条独立的写数据通路，使用户写与非型闪存存储阵列模块和与非型闪存存储阵列模块的垃圾块回收可以同时进行，从而隐藏了垃圾块回收所花的时间，提高了系统的整体性能。 

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明： 

附图是所述多通道与非型闪存控制器一实施例结构框图。 

具体实施方式